トップページ > 科学ニュース+ > 2012年06月23日 > ddJE6FYN

書き込み順位&時間帯一覧

36 位/569 ID中時間01234567891011121314151617181920212223Total
書き込み数1200000000000000000000003



使用した名前一覧書き込んだスレッド一覧
名無しのひみつ
【計算】「2位じゃダメなんですか」で注目 スパコン「京」TOP500首位転落 1位「セコイア」3位「Mira」4位「SuperMUC」5位「天河1A」

書き込みレス一覧

【計算】「2位じゃダメなんですか」で注目 スパコン「京」TOP500首位転落 1位「セコイア」3位「Mira」4位「SuperMUC」5位「天河1A」
204 :名無しのひみつ[]:2012/06/23(土) 00:08:45.01 ID:ddJE6FYN
>>202
ムーアの法則はなんとか維持してる


 Intelが22nm世代のプラットフォームに「Tri-Gate」トランジスタ技術を採用すると発表したのは、2011年の5月である。
立体構造あるいは3次元構造のトランジスタを半導体チップの量産に採用するのはIntelが初めてであり、半導体業界はもちろんのこと、PC業界の注目も集めた。
当初は「Tri-Gate」トランジスタ技術の内容は、同年12月の国際学会IEDMで発表すると予想されたが、実際には今回のVLSIシンポジウムが初めての学会発表の機会となった。
なお量産チップである「Ivy Bridge」プロセッサの概要は、2012年2月に開催された国際学会ISSCCで発表されている。

 開発したTri-Gateトランジスタの性能はかなり高い。電流駆動能力(飽和電流値)は、n型FETが1.07mA/μm、p型FETが0.95mA/μmである(オフ電流は10nA/μm、電源電圧0.8V)。
それぞれ32nm世代に比べると13%と27%、電流駆動能力が向上しているという。なおこの値はMPタイプのトランジスタのもの。Intelでは高性能マイクロプロセッサだけでなく、
SoC(System on a Chip)にもTri-Gateトランジスタ技術の適用を考えており、このほかにHPタイプ(電流駆動能力はn型FETが1.26mA/μm、p型FETが1.10mA/μm、オフ電流100nA/μm)と
SPタイプ(電流駆動能力はn型FETが0.88mA/μm、p型FETが0.78mA/μm、オフ電流1nA/μm)を用意した。HPタイプがIvy Bridgeなどの高性能マイクロプロセッサ向け、
MPタイプとSPタイプがSoC向けとなる。

 Tri-Gateトランジスタで試作したSRAMセルは、メモリセル面積と性能の違いによって3種類ある。メモリセル面積は高密度版(HDタイプ)が0.09平方μm、低電圧版(LVタイプ)が0.108平方μm、
高性能版(HPタイプ)が0.130平方μm。LVタイプのセルで380MbitのSRAMセルアレイを試作した。SRAMセルアレイの最大動作周波数は、電源電圧が0.8Vのときに3.4GHzに達する。
なお発表の末尾では、量産を立ち上げる過程において時間経過とともにシリコンウェハの欠陥密度が変化する曲線(通常は時間経過とともに欠陥密度が減少する曲線)を披露した。
32nm世代の量産立ち上げで欠陥密度が減少する曲線と、22nm世代の量産立ち上げで欠陥密度が減少する曲線は、ほぼ同じ傾向を示していた。

 フィンFET(Tri-Gateトランジスタ)技術、FD-SOI技術のいずれも、バルクプレーナ型トランジスタ技術に比べるとトランジスタの性能は原理的に向上する。問題は、製造コストの増大だ。
IntelはTri-Gateトランジスタ技術のコスト増分を2%〜3%で済むとし、FD-SOI技術のコスト増分は10%前後あるので採用しなかったと2011年5月の時点で説明している。
ところがSTMicroelectronicsはVLSIシンポジウムの講演で、FD-SOI技術によるコストの増分は5%に満たないと主張した。
バルクCMOSでFD-SOIと同じ性能を出そうとするとプロセスが複雑になり、製造コストが増大する。このため、FD-SOIによるコスト増は、それほど大きくはならない。

 いずれの主張も、誤りではない。しかし本質的な議論は学会の俎上にはない。最大の懸念は製造歩留りにあるからだ。その意味では、
Intelが欠陥密度の減少ペース(すなわち歩留りの上昇ペース)が32nm世代と22nm世代で同じであることを示した意義は大きい。
またSTMicroelectronicsは、28nm世代および20nm世代のFD-SOIチップの製造を一部、GLOBALFOUNDRIESに委託すると6月11日に発表した。

外部企業への製造委託は、製造プロセスがある程度、成熟していることの傍証となる。
明確になったのは、バルクプレーナ技術が限界に来たときに、フィンFET技術とFD-SOI技術はいずれも、
量産に利用できる技術になった、あるいは、量産に利用できる技術になりつつある、ということだろう。
半導体製造技術の高密度化と微細化は、限界突破の繰り返しでここまできた。また1つ、限界は先延ばしにされたことになる。
【計算】「2位じゃダメなんですか」で注目 スパコン「京」TOP500首位転落 1位「セコイア」3位「Mira」4位「SuperMUC」5位「天河1A」
218 :名無しのひみつ[]:2012/06/23(土) 01:21:13.08 ID:ddJE6FYN
>>208
このぐらいの半導体情報みてるのなら
PCWATCHやEETIMES、後藤ちゃんの記事ぐらい当然見てると思っとったわ
わりい
【計算】「2位じゃダメなんですか」で注目 スパコン「京」TOP500首位転落 1位「セコイア」3位「Mira」4位「SuperMUC」5位「天河1A」
221 :名無しのひみつ[]:2012/06/23(土) 01:45:05.88 ID:ddJE6FYN
>>219
異常というよりたまたま良かったんだろう
コストはバカ高くてさっぱり売れなかったし
巨大戦艦より機動力のある航空機の時代に変わっていったし

何よりNECの惨めな業績をみると時代の流れがよくわかる
かたや赤字、かたや4兆円の黒字
もはや半導体の進化のスピードが早すぎる
だれもインテルに勝てない


※このページは、『2ちゃんねる』の書き込みを基に自動生成したものです。オリジナルはリンク先の2ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合はメールをしてください。対応します。