トップページ > ピュアAU > 2013年04月08日 > OATZswlg

書き込み順位＆時間帯一覧

65 位/379 ID中時間01234567891011121314151617181920212223Total
書き込み数1000000000000001000000002



使用した名前一覧書き込んだスレッド一覧
名無しさん＠お腹いっぱい。
【ロジック】　FPGAチューナー　【電子工作】

書き込みレス一覧

【ロジック】　FPGAチューナー　【電子工作】
96 ：名無しさん＠お腹いっぱい。[]：2013/04/08(月) 00:14:24.62 ID:OATZswlg
別にスーパー方式が悪いわけではないぞw

クリコン + 安っすいSDRでも十分な性能が得られるだろう
【ロジック】　FPGAチューナー　【電子工作】
98 ：名無しさん＠お腹いっぱい。[]：2013/04/08(月) 15:16:04.32 ID:OATZswlg
>>94,97
局発の純度の問題な
phase noise や jitter といった測定値で表される極短期の周波数のゆらぎ

素の発振器がPLLでロックしたものより安定しているとかいってしまうと誤解されるだろう


※このページは、『２ちゃんねる』の書き込みを基に自動生成したものです。オリジナルはリンク先の２ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合はメールをしてください。対応します。