- 【Ryzen】AMDのノート用APU/CPU Part52【Picasso】
624 ：[Fn]＋[名無しさん][]：2020/04/07(火) 07:05:38.68 ID:mydtlaWO - Zen 3 アーキテクチャのオーバーホール：キャッシュ容量が3倍になり、IPC が15%増加
AdoredTVによると、AMDの次世代Zen 3アーキテクチャ（コードネームはMilan）は、コアレベルでいくつかの改善を行い、
Zen 3アーキテクチャのIPC性能を現行のZen 2と比較してさらに10〜15%向上させることを目標としているとのことです。
Zen3アーキテクチャでは、CPUダイとI/Oダイを別々にしたチップレットデザインが引き続き採用されるが、
最大の違いは、現在のRyzenプロセッサがシングルCCXが4コア、CCDが2CCXであるのに対し、シングルCCXは8コアとなることだ。
おそらく多くのクラスメートは、そのような変更がどのような改善をもたらすのか理解できなかったのではないでしょうか。
これまでのCCXは32MのL3キャッシュが8コアだったが、2つのCCXに分割され、1つのCCXは16MBのキャッシュが4コアで、
L3キャッシュは異なるCCX間で共有できず、各コアは16MBのL3キャッシュまでしか呼び出せないことを意味する。
アプリケーションが4コア以下しかサポートできない場合、別のCCXの16MB L3キャッシュがアイドル状態になっている可能性があります。
Zen 3アーキテクチャでは、32MBのL3キャッシュを内蔵した単一のCCXを8コアに拡張しているため、
どのコアでも32MのL3キャッシュをすべて呼び出すことができ、新しいZen 3アーキテクチャではL3キャッシュを無駄にすることがなくなりました。
そのため、シングルコア性能が必要なアプリケーションでは、この設計ソリューションにより、プロセッサの計算効率が大幅に向上します。
Zen2アーキテクチャのIPCが18%向上した秘密の1つは、L3キャッシュの容量が2倍になったことだが、Zen3アーキテクチャでは、各コアが利用できるキャッシュの量が再び2倍になった。
もう1つのポイントは、Zen 3のL3キャッシュ設計では、プロセスはそのままでもトランジスタを追加する必要がないため、IPC性能がさらに向上するという点だ。
PS:私はZen 3アーキテクチャの改善にとても満足しています。
Zen1/2の前のデザインはL3キャッシュを完全に活用していません。
また、次世代のZen 4アーキテクチャに関するニュースも!
Zen 4フレームのRyzen 5000シリーズプロセッサは、新しいCPUピンデザインを採用するため、
既存のマザーボードは間違いなく互換性がありません（Zen 3フレームのRyzen 4000シリーズプロセッサは、AM4ソケットを使用する可能性があります）。
プロセス側では5nmになり、命令セット側ではフルAVX 512に拡張される。
また、Zen 4アーキテクチャではL2キャッシュ容量が2倍になるため、シングルコアに1MBのL2キャッシュを搭載することになる。
https://m.mydrivers.com/newsview/681688.html
|