- 【LGA2066】Skylake-X、KabyLake-X Part23
366 ：Socket774 (ﾜｯﾁｮｲ be81-o78b)[sage]：2019/09/08(日) 01:19:24.49 ID:vJ0ugu9I0 - 7980XEでメッシュx30とx24（キャッシュ電圧デフォルト）でCINEBENCH R20@4.3GHz（By core usage、電圧可変）でコア温度1か2℃程度の差だった。
|
- 【LGA2066】Skylake-X、KabyLake-X Part23
368 ：Socket774 (ﾜｯﾁｮｲ be81-o78b)[sage]：2019/09/08(日) 01:32:40.00 ID:vJ0ugu9I0 - >>363 SandraベンチでXeon 8180と8280のスコア見ると、誤差程度の違いしかない感じ。8180と8280のPLは一緒。
|
- 【LGA2066】Skylake-X、KabyLake-X Part23
369 ：Socket774 (ﾜｯﾁｮｲ be81-o78b)[sage]：2019/09/08(日) 01:56:03.94 ID:vJ0ugu9I0 - >>367 Skylake-SP/W/X以降のメッシュはメインストリームのリングより幅が広い（双方でなく片方向だけで見て）分
クロック抑え目ということのようでx30より上だと相当盛らないといけないのを気にしてる人も居るのかな。
方向性がちがうんだから、メインストリームのリングのようにコアクロックに近いとこまで回ることは期待しても無駄だよね。
Zen2にしても例の1:2とかメモリWriteが半分の帯域とか思い切った妥協してたりするし。
前に別スレに書いたけど、〜Broadwell-EP/EX当たりまでのコア数増加でSandy-EPの頃と較べるとコア当たりの
L3帯域が大分低下してたのがSkylake-SP/W/Xで戻せた。
※当時のSandraのキャッシュ & メモリー ベンチはSkylake-SP/W/XのL3帯域を表示してたけど、最近のバージョンは
Skylake-SP/W/XのL3帯域を表示しない。
|
- 【LGA2066】Skylake-X、KabyLake-X Part23
370 ：Socket774 (ﾜｯﾁｮｲ be81-o78b)[sage]：2019/09/08(日) 02:07:52.66 ID:vJ0ugu9I0 - ちなみに、>>368やったとき、x30とx24でスコアほとんど違わなかった。Haswell-Eの頃はリングバスクロックでかなり
差が出てたけど、メッシュで経路分散してホップ数削減してるからx24で十分なのか、それともL2大きいからL2まで
ほとんど済んでるのか？
W-3175Xだとx30とx32でメモリベンチは差が出るのが分かる。メモコン１基（メッシュストップ１つ）当たり3chだから
Core-Xより差が大きいかも。
|