- 【エラッタ？】Ryzen SEGV検証Part.4【おま環】 [無断転載禁止]©2ch.net
661 ：,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa2f-to8L)[sage]：2017/08/03(木) 20:26:05.02 ID:s9nmUXGMa - >>656
uOPs cache有効でも無効でも参照順はL1I→L2→L3で最後にメモリです
uOPs cacheがバグってる以外の理由を考えにくい
| - Coffeelakeが出るまで待ち続けるスレ9杯目 [無断転載禁止]©2ch.net
80 ：,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa30-to8L [106.161.208.186])[sage]：2017/08/03(木) 20:46:35.73 ID:s9nmUXGMa - まあPentiumとi3の差別化はしたほうがいい
| - 【エラッタ？】Ryzen SEGV検証Part.4【おま環】 [無断転載禁止]©2ch.net
675 ：,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa2f-to8L)[sage]：2017/08/03(木) 21:02:16.60 ID:s9nmUXGMa - Inclusive構成が破綻するケースってつまりそれもバグなんだが
| - 【エラッタ？】Ryzen SEGV検証Part.4【おま環】 [無断転載禁止]©2ch.net
677 ：,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa2f-to8L)[sage]：2017/08/03(木) 21:10:15.10 ID:s9nmUXGMa - キャッシュライン単位で紐付いてて、L1Iに存在しない命令列のμOPsがcacheに存在する事がまずありえない
| - 【エラッタ？】Ryzen SEGV検証Part.4【おま環】 [無断転載禁止]©2ch.net
683 ：,,・´∀｀・,,）っ-○○○ (ｱｳｱｳｳｰ Sa2f-to8L)[sage]：2017/08/03(木) 21:33:59.51 ID:s9nmUXGMa - L2やL3は？
命令フェッチはL1I直結なのでキャッシュにない命令列を読もうとした段階でまずL1Iにロードする
|
|