トップページ
>
自作PC
>
2017年06月25日
>
AJ0z8ZaL
書き込み順位&時間帯一覧
46 位
/1824 ID中
時間
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
Total
書き込み数
0
1
1
1
0
0
0
0
0
2
1
0
0
1
4
0
0
0
0
0
0
0
0
0
11
使用した名前一覧
書き込んだスレッド一覧
Socket774
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
Intelの次世代技術について語ろう 89 [無断転載禁止]©2ch.net
書き込みレス一覧
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
950 :
Socket774
[sage]:2017/06/25(日) 01:40:18.50 ID:AJ0z8ZaL
シグナル用のマイクロバンプ密度と電源やテスト用のマイクロバンプ密度が異なることに気づいてなさそう
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
952 :
Socket774
[sage]:2017/06/25(日) 02:23:52.21 ID:AJ0z8ZaL
DRAMが優れているせいで中々新規メモリで代替できないのが現実だけどね
MRAMだって密度が低い代わりにCMOSプロセスと親和性の高いものはレイテンシが小さいけど、専用プロセスで密度を追求したものはDRAMよりレイテンシが大きい
密度もDRAMには勝てないしな
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
956 :
Socket774
[sage]:2017/06/25(日) 03:06:34.54 ID:AJ0z8ZaL
>>953
最新のMRAM研究成果でも50nsくらいはあるからね
Everspinのはもうちょっと小さかったかもしれないが、DRAMを圧倒するということはない
MRAMの開発は専用プロセスによる密度重視のものと、キャッシュ代替を意識した
CMOSプロセスと親和性が高い低密度高速向けのものとがある
両者とも目的が違って別物なのに、両方のいいとこ取りをして議論する人がいるから指摘しといた
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
963 :
Socket774
[sage]:2017/06/25(日) 09:44:02.04 ID:AJ0z8ZaL
だからさ、目的の違うものをごっちゃにして優れたところだけ比較するなと言ってるんだが
DRAMの代替をするなら密度も重要でしょうが
でも高速なMRAMの密度はDRAMに較べて一桁大きいのが現状
一方、DRAM代替を目指してる研究開発では、密度ではDRAMにはまだ及ばず速度もまだ優位性は無い
50nsってのは東芝・Hynixグループのレイテンシの値だよ
>>961でアクセスタイムが30nsと出てるが、それはアクセスタイムじゃなくて書き込み時の電流パルス幅の値な
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
964 :
Socket774
[sage]:2017/06/25(日) 09:44:51.58 ID:AJ0z8ZaL
書き間違えた
?でも高速なMRAMの密度はDRAMに較べて一桁大きいのが現状
○でも高速なMRAMの密度はDRAMに較べて一桁小さいのが現状
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
967 :
Socket774
[sage]:2017/06/25(日) 10:28:44.97 ID:AJ0z8ZaL
>>965
お前、何も理解してないな
用途の違うものを比べるなと言ってるんだが
TDKの研究成果はキャッシュ用途狙いで確かに高速だが、セル面積は50F2で90nmプロセス
一方、最新のDRAMは6F2で20nm程度
ビット密度が全然違うのは一目瞭然
とてもじゃないがDRAMを代替できるような技術ではない
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
988 :
Socket774
[sage]:2017/06/25(日) 13:50:55.69 ID:AJ0z8ZaL
>>971
http://pc.watch.impress.co.jp/img/pcw/docs/1043/478/html/photo001.jpg.html
Latency 50.5ns
ISSCC2017での発表だよ
IEDM2016では書き込みパルス幅が30nsと発表されてるわけだから、TDKのような
キャッシュ用途のMRAMと較べて明らかに遅いのは明白
ビット密度を高めるために、CMOSプロセスとは親和性のない専用プロセスで作られている
一方、TDKのようなキャッシュ用途狙いのものは高速だがビット密度が低い
高速でDRAMの代替を狙えるほどビット密度の高いMRAMは現在のところ存在しない
用途が違うもの同士の優れたところをだけを持ってきて論じるのは馬鹿だし止めろと言ってるんだ
もうこれ以上は言わんぞ
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
990 :
Socket774
[sage]:2017/06/25(日) 14:04:47.53 ID:AJ0z8ZaL
>>989
90nmで50F2は>>961でお前が出した
http://pc.watch.impress.co.jp/docs/news/event/1006727.html
TDKのキャッシュ用途MRAMの話だぞ
東芝・Hynixの4Gbitは30nm程度と推測されている
頭を整理してからレスしてくれ
Intelの次世代技術について語ろう 89 [無断転載禁止]©2ch.net
1 :
Socket774
[sage]:2017/06/25(日) 14:06:26.79 ID:AJ0z8ZaL
Intelの次世代製品や、それに関連する技術についてのスレッドです。
■前スレ
Intelの次世代技術について語ろう 88
http://egg.2ch.net/test/read.cgi/jisaku/1496933082/
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
993 :
Socket774
[sage]:2017/06/25(日) 14:34:47.16 ID:AJ0z8ZaL
>>992
http://pc.watch.impress.co.jp/docs/news/event/1006727.html
> 今回(2016年)のVLSI技術シンポジウムで示した8Mbitチップの要素技術は、
> 一昨年(2014年)の発表と変わらない。垂直磁気記録、90nmプロセスルール、
> Fの2乗の50倍のメモリセル面積、1T1MTJ方式である。
ちゃんと90nm、50F2と書いてある
東芝・Hynixの4GbitMRAMはISSCC2017とIEDM2016で発表が行われている
IEDM2016の論文では書き込み電流のパルス幅は30nsと書かれている
(
http://skymouse.hatenablog.com/entry/2016/12/12/164119
ではアクセスタイムが30nsと書かれているがこれは間違い)
お前が重視しているアクセスタイムは当然これより伸びる
そもそもキャッシュ用途とメモリ用途で素子の構造が全く違い、
その影響で速度やビット密度に差が生まれていることを理解してないみたいだな
Intelの次世代技術について語ろう 88 [無断転載禁止]©2ch.net
994 :
Socket774
[sage]:2017/06/25(日) 14:35:32.92 ID:AJ0z8ZaL
Intelの次世代技術について語ろう 89
http://egg.2ch.net/test/read.cgi/jisaku/1498367186/
※このページは、
『2ちゃんねる』
の書き込みを基に自動生成したものです。オリジナルはリンク先の2ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合は
メール
をしてください。対応します。