- AMDの次世代APU/CPUについて語ろう第103世代
995 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 00:07:12.68 ID:hvxtR3dd - Hasawellってなんだおｗｗｗ
| - CPUアーキテクチャについて語れ 19
820 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 00:10:12.67 ID:hvxtR3dd - > >>811見て思い出したけど，VIAがC3だかC7だかNanoだかの内部のRISC風命令を
> 外から直接叩けるようにするとかいう話なかったっけ？ググっても見つからん…
それNDAで保護されてるから情報なんて出てきようがない
| - CPUアーキテクチャについて語れ 19
822 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 00:41:36.84 ID:hvxtR3dd - Midori Linuxってのがあってだな・・・
| - AMDの次世代APU/CPUについて語ろう第104世代
52 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 15:35:37.79 ID:hvxtR3dd - >>14
3つのソースオペランドをとり1つのデスティネーションに出力する。基本的な機能は同じ。
3オペランド版と4オペランド版の機能的な違いは、ソースのひとつとデスティネーションが同一かどうか。
積和演算を適用な演算の9割以上は3オペランドで事足りる（そのうちの大半はｖｆmadd231形式で十分）
3オペランドなら命令長は1バイト短くて済むし、imm8をレジスタフィールドとして解釈しなくていいので
デコーダをシンプルに保つことができる。
もし3オペランドで不足するケースがあったら、vmovapsによるレジスタコピーで4〜5バイト食うわけで、
4オペランドのほうがコードサイズ的にも有利になるはずだが、x86のSIMDレジスタは論理レジスタが
16本しかなく、その16本のうち異なる4本を選ぶ、ということにそれほど大きなメリットが無い。
むしろレジスタ上にコピーを持つよりキャッシュに退避したほうがいいケースのほうが多い。
IntelがFMA4を敢えてキャンセルした理由はこんなところ。
もしどっちでもコストがかからないならベストな解は「どっちもサポート」だろうけどね。
それはそれでFMA3ですむところは命令長の短いFMA3を使ったほうがいいから
FMA4は使いどころはそんなにない。
| - AMDの次世代APU/CPUについて語ろう第104世代
53 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 15:39:36.39 ID:hvxtR3dd - それから、AMDがFMA3やBMIをサポートする「bdver2」と呼んでるものは20nmプロセス以降の対応であって
同じ32nmプロセス内のリビジョンアップで対応するようなもんじゃ無いはずだが。
| - Bulldozer応援隊パーティ会場
973 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 15:42:15.89 ID:hvxtR3dd - 尖ったアーキテクチャだと思ったら
劣ったアーキテクチャだったでござるの巻
| - Bulldozer応援隊パーティ会場
974 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 15:44:07.71 ID:hvxtR3dd - >>972
失敗した場合の「保険」というかバックアッププランがなにもないんだよな。
クロック上げ路線は電力の制約の少ないデスクトップはともかくノート向けには不向きだし。
| - AMDの次世代APU/CPUについて語ろう第104世代
56 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 17:50:22.22 ID:hvxtR3dd - 本間ねえ・・・眉唾だが
まあAVXの3オペランドフォーマットの範疇だしOpcodeテーブルに手を入れるだけでできるから
アーキの刷新なしでも十分対応可能だとは思う。
FMA3への対応がbdver2の計画より早いとなると、FMA4オンリー対応のBulldozerは
ソフトのサポート的にちょっと残念なことになりそうだね。
まあ「Haswellの命令の一部を先取り」といったら多少聞こえはいいけどな
| - Intelの次世代CPUについて語ろう 47
82 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 18:21:46.88 ID:hvxtR3dd - >>76
IvyとHaswellって同じじゃないか？ｗ
| - Intelの次世代CPUについて語ろう 47
83 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 18:29:42.75 ID:hvxtR3dd - >>74
> 1.
> AMD Cayman can produce 2.7 TFLOPs of single precision performance
> 2.7 Times 8 = 21.6 TFLOPs
> 2 2 [Posted by: blazzin [Rating 10.17] | Date: 09/14/11 07:02:10 PM]
こういう池沼みたいなこと言い出すファンボーイって世界中どこにでも居るんだな
| - Bulldozer応援隊パーティ会場
986 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 20:14:21.99 ID:hvxtR3dd - >>984
枯れてるハードウェアアーキテクチャってのはソフト開発プラットフォームとしては魅力的だぞ。
むしろ「円熟してる」と表現したい。
| - AMDの次世代APU/CPUについて語ろう第104世代
76 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 21:19:07.40 ID:hvxtR3dd - >>75
そーなるとver1って異常に短寿命なんだな。
Haswellとぶつかる世代はver3あたりになるのかな。
流石にAVXもコンシューマにもある程度普及してるだろうしHPCでのアドバンテージを取り返す必要があるから
SIMDユニットは256ビット化してくるだろうが。
| - AMDの次世代APU/CPUについて語ろう第104世代
141 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 23:36:31.35 ID:hvxtR3dd - >>124
4コア8スレッドだって認めちゃえばいいのにｗ
| - AMDの次世代APU/CPUについて語ろう第104世代
145 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 23:39:09.43 ID:hvxtR3dd - >>136
2.3GHzしか出ないものでどうしろと？
| - AMDの次世代APU/CPUについて語ろう第104世代
148 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 23:41:43.14 ID:hvxtR3dd - >>144
CPUコア数で単価決めてるソフトもあるし、コア数を水増しして主張しても不利なことしかないのにね。
いくらバックエンドが二股に分かれててもデコーダ部が１つなら１コアでいいんじゃないの？
| - AMDの次世代APU/CPUについて語ろう第104世代
151 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 23:45:15.69 ID:hvxtR3dd - >>147
「L1Dや整数ユニットが分かれたシングルコア」でいいじゃん
元来フロントエンドからバックエンドまで全部ひっくるめてコアなわけで、AMDが
見た目のコア数を水増ししたいがために定義を捻じ曲げてるだけに過ぎない。
レジスタファイルなどスレッド専用にハードウェアリソースを多重に持つのはSMTでは珍しくない技術。
| - AMDの次世代APU/CPUについて語ろう第104世代
155 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 23:47:07.17 ID:hvxtR3dd - >>150
2ALU＋2AGUに対して2命令のデコード帯域は十分ではないね。かといって4命令だとちと多いが。
| - AMDの次世代APU/CPUについて語ろう第104世代
161 ：,,・´∀｀・,,）っ-○○○[sage]：2011/09/15(木) 23:53:56.75 ID:hvxtR3dd - L1キャッシュをダイの外に持つCPUもかつてはあったので、L1Dが2つ繋がってるのは
デュアルコアの根拠ではない。
|
|