- AMDの次世代CPUについて語ろう 第70世代
596 ：Socket774[sage]：2011/05/02(月) 11:35:53.88 ID:NLWwM2eT - >>592
L1Iだから、命令キャッシュだよ。
L1Iはデコーダーの前にあるので、1モジュールに1つ。
データキャッシュを2スレッドで共有するとキャッシュ取り合って性能出ないらしいので、
IntegerCoreとしてスケジューラー等全部独立させたクラスタードアーキテクチャになった。
|
- AMDの次世代CPUについて語ろう 第70世代
597 ：Socket774[sage]：2011/05/02(月) 11:38:39.55 ID:NLWwM2eT - コア数はAMDが数えたい定義で良いんじゃないかと思うけど。
それで、一部のソフトで未だ残っているコア数でライセンス料増える場合に、
システム全体のコストがあがるかもしれないけど、
それも、AMDの想定済みだろうし。
|
- AMDの次世代CPUについて語ろう 第70世代
624 ：Socket774[sage]：2011/05/02(月) 12:27:57.03 ID:NLWwM2eT - http://www-06.ibm.com/jp/domino01/mkt/cnpages3.nsf/ec7481a5abd4ed3149256f9400478d7d/4925722f004efda1492577d2002c471f/$FILE/WhatIsMultiCoreJ.pdf
によると、32KBのL1I、L1Dで1，2スレッドなら問題ないらしい。
4スレッドだと競合緩和のために、謎の新キャッシュがあるらしいけど、探しても
詳細がわからない。
|
- AMDの次世代CPUについて語ろう 第70世代
631 ：Socket774[sage]：2011/05/02(月) 12:40:13.71 ID:NLWwM2eT - >>626
それは、IBMのスライドに載ってるけど、
a new level of core-local cacheってのがさっぱりわからない。
|
- AMDの次世代CPUについて語ろう 第70世代
668 ：Socket774[sage]：2011/05/02(月) 14:19:39.66 ID:NLWwM2eT - >>661
論理コアと物理コアはOS上から区別されている（区別の基準は単純にナンバリングか、
CPU側からわかるようになってるのか知らないけど）。
だから、AMDが4モジュール8コアと言っていても、
OSには、HTTのように物理4コア論理8コアという風に見せることは多分可能。
|
- AMDの次世代CPUについて語ろう 第70世代
679 ：Socket774[sage]：2011/05/02(月) 14:28:56.38 ID:NLWwM2eT - >>672
コアをどう呼ぶか次第だから可能だよ。
AMDが整数クラスタをIntegerCoreとして物理コア相当扱いにしても良いし、
論理コア扱いにしても良い。
で、AMDはマーケティング上物理コア扱いにしてるけど、
OSのスケジューラーには、HTTのように論理コア扱いしてもらった方が良いなら、
OSからは論理コアとして見えるようにしても良い。
あとはAMD次第だよ。
|
- AMDの次世代CPUについて語ろう 第70世代
682 ：Socket774[sage]：2011/05/02(月) 14:35:48.60 ID:NLWwM2eT - >>681
いや、OSは単に8コアってしか認識できないんじゃなくて、
論理コアと物理コアの違いを認識させることは可能ってことだけ。
実際にどうなってるかは、物がでてOSから見てみないとわからんけど。
|
- AMDの次世代CPUについて語ろう 第70世代
713 ：Socket774[sage]：2011/05/02(月) 15:05:10.02 ID:NLWwM2eT - >>707
タスクスケジューラーのスレッド数見ても仕方ないよ。
HTTの論理スレッドも同じように表示されるから。
http://support.microsoft.com/kb/936235/ja
でいうNumberOfCoresとNumberOfLogicalProcessorsを見ないとわからない。
|
- AMDの次世代CPUについて語ろう 第70世代
719 ：Socket774[sage]：2011/05/02(月) 15:14:03.99 ID:NLWwM2eT - >>713
ああ、こんなこと書いたけど、どうなってるかは個人的興味なだけで、
コア数は、AMDが好きなように数えたらいいじゃないかって思ってる。
|
- AMDの次世代CPUについて語ろう 第70世代
737 ：Socket774[sage]：2011/05/02(月) 16:31:53.29 ID:NLWwM2eT - >>733
FPU部分は1クラスタで2スレッド共用。
演算器が複数あるから独立して動くっていうなら、IntelのHTTも演算器が複数あるから
独立して動くってことになっちゃうけど…。
あと、FMACはそれぞれ片方しか実行できない命令もあるし。
AMDの説明でもFPUクラスタはSMTってされているよ。
|
- Intelの次世代CPUについて語ろう 45
716 ：Socket774[sage]：2011/05/02(月) 23:48:56.78 ID:NLWwM2eT - 22nm世代でコアに手を入れるって去年のIDFでの話で、32nmは手を入れないってのが
去年のIDFでの話。
Atomのコアを開発しているチームは一つだろうし、4年は同じ設計のコアになるのは
仕方ないんじゃないかな。
|