トップページ > 自作PC > 2010年06月07日 > yNMKQf5o

書き込み順位&時間帯一覧

5 位/2834 ID中時間01234567891011121314151617181920212223Total
書き込み数03000330340031013400000129



使用した名前一覧書き込んだスレッド一覧
,,・´∀`・,,)っ-○○○
AMDの次世代CPUについて語ろう 第37世代
Intelの次世代CPUについて語ろう 43
C2D・C2Q・i7はやっぱりもっさりだった Part70
Sandy Bridge総合スレッド part2
Phenom IIとCore i5どっちがコスパ上?

書き込みレス一覧

AMDの次世代CPUについて語ろう 第37世代
495 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 01:36:14 ID:yNMKQf5o
>>439
言ってない
Intelの次世代CPUについて語ろう 43
366 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 01:40:13 ID:yNMKQf5o
>>361
IntelやMSのような資金力のある企業が異分野開拓するのは当然のこと。
短期・中期的に圧倒的に売れる製品があっても長期的に安泰という保証はどこにもないからね。

問題は、資金の余裕なんて無い会社が冷やし中華はじめましたのごとく突然参入すること
AMDの次世代CPUについて語ろう 第37世代
496 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 01:57:33 ID:yNMKQf5o
フォローしておくか

中の人がFP乗算・加算・積和算はいずれもレイテンシ6サイクルって公表してるからそれ前提で話すけど。
1 μOPsで2サイクル発行するモデルだと256ビットSIMD命令は2サイクルのスループットで処理できるよね

上128ビット: ◇◇◇◇◇◇
下128ビット:   ◇◇◇◇◇◇

こんな感じで。

合計レイテンシ7サイクルかかる見えるが、上半分のみに値依存する操作は6サイクル後に発行出来る。
下半分の完了を待たずに、ね。
つまり、2つのユニットで同時発行する必要なんてないよ。K7〜K8のSSEの実装がそうだったように。

デコーダで2μOPsに分解するか、実行ユニットで2サイクル使うかに関係なく
一部のpermute命令を除けば上と下で依存関係なんて基本的に生じないんだから
上下同時発行する必要なんて無い。

多分デコーダ以外には殆ど手が入ってないと思うのでデコーダで2μOPsに分解のほうに1票。

ちなみにSandy Bridge の256ビットLoadの仕組みは、実行ユニットで2サイクルかける方な。
ttp://microboy.seesaa.net/article/148783139.html
C2D・C2Q・i7はやっぱりもっさりだった Part70
508 :,,・´∀`・,,)っ-○○○[]:2010/06/07(月) 05:31:42 ID:yNMKQf5o
4コアなのに遅いなPhenom
C2D・C2Q・i7はやっぱりもっさりだった Part70
509 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 05:35:15 ID:yNMKQf5o
今更なんだけどさ
CPUIDチェックしてAMDのCPUだとアイドル処理が入るようにしている










とか言ったら発狂するか?w
C2D・C2Q・i7はやっぱりもっさりだった Part70
511 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 05:58:36 ID:yNMKQf5o
スループットが違うからNehalemのほうは3スレッドだけで動かすのが公平だよな。
C2D・C2Q・i7はやっぱりもっさりだった Part70
512 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 06:18:43 ID:yNMKQf5o
まあ>>509は嘘だけどさ


そもそもVistaとXPじゃOS自体のフットプリントが全然違うんで比較として不適切

その上で、P君はC君よりもメインのノルマの消化効率が6割程度だけど、
お茶汲みなどの雑務もこなせるからP君が有能であると詭弁を言っているわけだ
C君の仕事時間を2〜3割削って残りに雑務をやらせてみたらいい。

Core i7のうち3コア程度でもPhenom II 4コア分以上の性能が得られるなら3コアだけ使って
残りを別の仕事に割り振るほうがいいな。
C2D・C2Q・i7はやっぱりもっさりだった Part70
514 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 06:29:53 ID:yNMKQf5o
あ、マジレスするとL1キャッシュの容量はある程度コンテクストスイッチの早さに影響あるかもしれない
Bulldozerでは削減が決定してるけどwwwww
C2D・C2Q・i7はやっぱりもっさりだった Part70
515 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 06:39:44 ID:yNMKQf5o
あとさ、AVX使った実装既に試作してて、ベクトル並列度が上がる分カーネルコードが使うワークメモリも
約13KBから25KBくらいに増えるんだけど、L1Dの容量が32KBならともかく16KBじゃ収まりきらないんだよね。

Sandy Bridgeは例によってHT OFFのほうが速いだろうけど、Bulldozerは1スレッド休めたからってもう1スレッドのほうのL1容量が
増える訳じゃないだろ(SIMDユニットは専有できるけど)

※BulldozerのL1データキャッシュは16KB
http://citavia.blog.de/2010/01/21/bulldozer-s-cache-sizes-leaked-7846952/
AMDの次世代CPUについて語ろう 第37世代
498 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 08:34:47 ID:yNMKQf5o
お前は何を言ってるんだ(黒コップAA略
レイテンシが6ってことは積和演算ユニットは6段程度のパイプラインだ

Bulldozerの1基の演算ユニットで256ビットAVXのFP SIMD命令を発行する場合、
レイテンシは6(ただし後続命令が上下ともに依存がある場合は少なくとも7)サイクル、スループットは2サイクルだ。
で、そのFPユニットが2基あるので結果として1命令/cycleのスループットになる。


ちなみに値依存関係のある命令のシーケンスなら、どんな実装だろうが6クロックで1命令だから諦めろ。
128ビット命令を1サイクルで処理するには値依存がないオペレーションを最低6つ並べないといけない。
更に2つの演算ユニットをフルに使うなら12並列だ。

256ビット命令は2オペレーション分になるので6並列で済む。
2つのスレッドで共有なので1スレッドあたりだともっと少なく(最小で3並列)で済む。
C2D・C2Q・i7はやっぱりもっさりだった Part70
517 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 08:38:21 ID:yNMKQf5o
どのみちX4遅いじゃん
Nehalem/Westmereデュアルコアでも6M程度は出るのに
AMDの次世代CPUについて語ろう 第37世代
502 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 08:59:39 ID:yNMKQf5o
理解力がないな
上下で2オペレーションにわけて発行するだけ。K8までのSSEも64ビットずつに分けて処理していたが理屈は大して変わらん。
両方のFMACユニットで乗算も加算も発行出来るだけで。
AMDの次世代CPUについて語ろう 第37世代
503 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 09:04:07 ID:yNMKQf5o
ちなみに同じポートに128ビットSIMDユニットが2個連なってるってのはSandy Bridgeの方式だ
AVX-HIGHとAVX-LOWに分かれててSSEや128ビットオペレーションの場合はAVX-HIGHは休む仕組み

てか、パイプライン段数と演算ユニットの数をごっちゃにするなよ
Sandy Bridge総合スレッド part2
364 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 09:06:31 ID:yNMKQf5o
パイプラインシミュレータで確認した限りでも整数演算性能はNehalem/Westmereより更に上がるよ
C2D・C2Q・i7はやっぱりもっさりだった Part70
519 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 09:39:41 ID:yNMKQf5o
そんなにレスポンスが重要なら、Phenom IIの4コアより十分速いスループットを出せる3コア程度だけ割り当てて
1コアを他の仕事用に空けておけばいいだけだろ?

何がやりたいのかさっぱりわからんよ。
C2D・C2Q・i7はやっぱりもっさりだった Part70
520 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 09:51:49 ID:yNMKQf5o
そもそも、シングルコアならまだしもAMDもIntelもコアを増やすことでコンテクストスイッチの頻度を減らす方向に動いてるのに
時分割形式でのマルチタスク云々に拘るのは馬鹿としかいいようがない。

他の仕事させるのがわかってるなら最初から全部割り当てるなよ。
C2D・C2Q・i7はやっぱりもっさりだった Part70
524 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 12:20:10 ID:yNMKQf5o
>普通に仕事してりゃ、何か作業をやってるところに突発的に割り込み作業が発生することは
>当たり前に経験してるもんだと思うがな・・・



その突発的な割り込み作業をやるのに元やってた仕事を一時中断すればいいのに
そのまま並行して続けるのは、それこそ普通に仕事をしてればあり得ない発想だな。
C2D・C2Q・i7はやっぱりもっさりだった Part70
525 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 12:28:04 ID:yNMKQf5o
>あるかもわからない割り込み作業のために1コア空けとくなんて普通せんわw

割り込み作業ではない通常の仕事で、Aチームは4人がかりでも
Iチームの2〜3人分の仕事しかできないのが問題だと言ってるんだが。
C2D・C2Q・i7はやっぱりもっさりだった Part70
526 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 12:36:08 ID:yNMKQf5o
ID:vbD3WE0iの論からすると、A社のCPUはあるかもわからない割り込み作業のためにしか存在意義がないらしいぞ
Sandy Bridge総合スレッド part2
370 :,,・´∀`・,,)っ-○○○[]:2010/06/07(月) 13:47:25 ID:yNMKQf5o
>>365
たとえば、AMDが既にやってることだけど、Loadユニットが2本に増える。
3つのALUに対して1つのLoad Unitではどうしても足りないケースは出てくる
ミスアラインロードだとロード命令のスループットは半分以下に落ちるから
ユニットが倍増するのは効果が期待できる。

あとMacro Ops Fusionの対象命令拡大。
これはシミュレータで実際に確かめたんだけど。
cmpやtestなどの条件フラグのみを更新する命令だけでなくadd/subやand/orなどの一般の論理算術演算命令も
分岐命令とFusion可能になった。
分岐の多いコードだとこれはかなり大きな効果はあると思う。

あと、更に細かいところで言うと、ビットスキャンとかの命令のパフォーマンスもかなり改善されてる。

ただ、全体としてはそんなに大がかりなことはやってないと思う。
最近のCPUは演算ユニットそのものよりもスケジューラの方が実装面積大きいからね。
AVX対応以外の部分は、地味な改良の積み重ねでトータル性能向上を目指すのだと思う。
C2D・C2Q・i7はやっぱりもっさりだった Part70
529 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 15:18:41 ID:yNMKQf5o
プレゼン資料作成をコンパイル用のマシンで作る必要なんて無いな。
「余ってるPC貸ります」で終了。

それでなくとも、中断したら最初からやり直しになるような巨大なソースファイル書く馬鹿は手に負えないよ。
分割できてさえすれば出来上がった中間ファイルの分まで再コンパイルする必要なんて無いしな。

無能自慢もたいがいに。
C2D・C2Q・i7はやっぱりもっさりだった Part70
531 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 16:11:40 ID:yNMKQf5o
・日常的にある
・あるかもわからない割り込み作業

自分で言ってることが矛盾してるのも解らないのかこの馬鹿は
C2D・C2Q・i7はやっぱりもっさりだった Part70
532 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 16:17:12 ID:yNMKQf5o
【日常的にある】のであればそれは【あるのかどうかもわからない】ではなく十分に予定に入れておくべき範疇だろう。

Iチームの4人のうち1人をその【日常的にある】かもしれない緊急業務担当に割り当てて置けばいい。
残り3人でもAチーム4人より仕事速いんだからなwww
C2D・C2Q・i7はやっぱりもっさりだった Part70
533 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 16:29:14 ID:yNMKQf5o
そもそも、何時間もかかるような大規模ソースのビルド用のマシンに
PowerPointなんて入れて一般事務に兼用する方が非常識
Phenom IIとCore i5どっちがコスパ上?
613 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 17:02:08 ID:yNMKQf5o
Phenom IIと同じ性能が出せる分だけのコア数しか使わなかった時のレスポンスで比較した方が良いと思うよ。
C2D・C2Q・i7はやっぱりもっさりだった Part70
535 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 17:06:50 ID:yNMKQf5o
今じゃ140文字の世界の住人だもんで1レスに纏める気もせんのよ。所詮便所の落書きだろ。
Phenom IIとCore i5どっちがコスパ上?
615 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 17:12:43 ID:yNMKQf5o
あそこまで論理が徹底的に破綻してる人間もなかなかいないな
Sandy Bridge総合スレッド part2
379 :,,・´∀`・,,)っ-○○○[]:2010/06/07(月) 17:18:38 ID:yNMKQf5o
大容量のキャッシュを載せることを否定し続けてきたNVIDIAがメモリ帯域足りなくなって
階層型・ライトバックキャッシュを搭載してるという、苦肉の策

単純にダイサイズが大きくなるからSRAM割きたくなかっただけだろ。
キャッシュ載せて効果がないわけではない。

C2D・C2Q・i7はやっぱりもっさりだった Part70
543 :,,・´∀`・,,)っ-○○○[sage]:2010/06/07(月) 23:40:17 ID:yNMKQf5o
>>540
日本語すらできないんだな
「日常的なこと」ってのはほぼ日単位で常にあることってことだな

> それに一人に2台以上PCを割振ってくれるとこばっかじゃないっつーの

予備のノートPCでも1チームに1台持っておけばいい話だな。
ドメイン参加させておけば誰が使ってもID/パスワードは一元管理できる罠。

仕事資料はもちろんファイルサーバに置く。、常識だよな?
そもそも、プレゼンするのにノートPCが無いわけがないだろ?

逆に、ノートPCでコンパイルするって?
非常識きわまりないな。



で、、、、

重たいプログラムが動いててHDDがガリガリいってるPCでプレゼン資料作れだ?
業務が定時までに終わらなかったらどうするんだ?残業か?
それこそ人件費の無駄じゃんw

サービス残業が日常的にありそうな現場だなww



※このページは、『2ちゃんねる』の書き込みを基に自動生成したものです。オリジナルはリンク先の2ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合はメールをしてください。対応します。