- Intel Larrabee 2コア
145 ：Socket774[sage]：2009/04/07(火) 08:08:01 ID:7hcJ9sUc - ネハレンとララビのキャッシュ構造って似てるよね、なんとなく
ネハレンのSMT数を4スレッド＆LRBni追加して、
ネハレン1コア4GHz＋ララビ15コア2GHz＋4MBL3の論理コア64個のCPUとかできんもんかね
|
- Intel Larrabee 2コア
147 ：Socket774[sage]：2009/04/07(火) 08:31:44 ID:7hcJ9sUc - DirectXのレンダリングパイプラインが既存の3D描画に依存しすぎ
バージョンうｐでむしろAPIの自由度をゴソっと「下げないと」いかん時が来てる
|
- Intel Larrabee 2コア
155 ：Socket774[sage]：2009/04/07(火) 17:16:00 ID:7hcJ9sUc - >>148-149
タイルレンダは、ZバッファのRWを完全にオンチップキャッシュで行える → 帯域ケチれる
さらに、半透明ポリを除き事前にZバッファ処理してテクセル参照を画面1ピクセルにつき1回に限定 → 帯域ケチれる
これを64*64タイル程度の適切な単位で実現するには、ある程度のオンチップキャッシュの大きさが必要になってくる
|
- Intel Larrabee 2コア
158 ：Socket774[sage]：2009/04/07(火) 17:41:04 ID:7hcJ9sUc - ＞BGRA情報およびZ-Buffer情報は頻繁に読み込み-比較-書き出しが行われる
これを完全にオンチップキャッシュで処理し、1/60秒に1回だけ最終表示結果をVRAMに書き出すのがタイルレンダ
既存のGPUはキャッシュ持ってるとは言え、1ポリ描画毎にVRAMにフラッシュせにゃいかんようなもん
|
- Intel Larrabee 2コア
160 ：Socket774[sage]：2009/04/07(火) 17:51:01 ID:7hcJ9sUc - >>159
いやいや…タイルレンダでは各タイルの処理は「独立」してるんだよ？
処理の終わったタイルは次の処理タイルに入れ替えれば良いだけ、1タイルに1コア割り当てとか笑止
|
- Intel Larrabee 2コア
163 ：Socket774[sage]：2009/04/07(火) 17:57:02 ID:7hcJ9sUc - いや…あの…ドリキャスのメモリ構造って知ってます？ｗ タイルレンダの概念わかります？
|
- Intel Larrabee 2コア
168 ：Socket774[sage]：2009/04/07(火) 18:06:18 ID:7hcJ9sUc - ＞キャッシュに乗り切らない部分はメモリと入れ替えが発生する
タイルレンダの場合、キャッシュに乗り切らない（＝量が可変な）主なデータは頂点データとなる
テクセル参照は、64*64タイルなら必ず固定で4096回だけ発生する （半透明除き）
|
- Intel Larrabee 2コア
170 ：Socket774[sage]：2009/04/07(火) 18:10:44 ID:7hcJ9sUc - >>166
Zソート？ Zバッファを先に全ポリで更新して、1ピクセルと1回のテクセル参照を対応付けてるんだけど
|
- Intel Larrabee 2コア
171 ：Socket774[sage]：2009/04/07(火) 18:12:58 ID:7hcJ9sUc - >>169
別に厄介じゃないと思うけど…次に必要なポリの頂点データはわかってるんだから順次プリフェッチするだけ
|
- Intel Larrabee 2コア
173 ：Socket774[sage]：2009/04/07(火) 18:22:24 ID:7hcJ9sUc - 「Zバッファは同じアドレスを頻繁に更新するので全部キャッシュしておきましょう」
「同じフレームバッファ上のピクセルを何度も塗るのは無駄なので、1回だけ必要な色を塗るように工夫しましょう」
それを適切なトランジスタ数で実現するのがタイルレンダってだけの話
まぁ確かに頂点データの参照は冗長になるね、でもピクセル処理の冗長さとどっちが良いかね
|
- Intel Larrabee 2コア
175 ：Socket774[sage]：2009/04/07(火) 18:44:13 ID:7hcJ9sUc - ？？？Zバッファなのになんで交差するポリゴンの前後関係なんて話が出てくるん？
分割レンダ＆Deferred Renderingの省メモリ版ってだけの話なのに
|
- Intel Larrabee 2コア
179 ：Socket774[sage]：2009/04/07(火) 20:43:54 ID:7hcJ9sUc - ＞テクスチャユニットに負荷がかかるとリングバスがパンク
もしテクスチャユニットの処理で詰まってるだけってなら、
コア空けてテクスチャユニットをエミュレートしてやりゃ良いよね
ほんとにリングバスがパンクってんならどうしよもないけどさ
|
- Intel Larrabee 2コア
180 ：Socket774[sage]：2009/04/07(火) 20:49:14 ID:7hcJ9sUc - しかし半透明とAAをどうすんのかって課題はどうしても残るんだよなー
4xSSAAとかなら、全描画を(0,0)・(0,0.5)・(0.5,0)・(0.5,0.5)ずらして4回描いて平均取るとかでいけんもんかね
|