トップページ > 自作PC > 2008年08月17日 > Zsenu7UF

書き込み順位&時間帯一覧

7 位/3408 ID中時間01234567891011121314151617181920212223Total
書き込み数10000010021151205332100028



使用した名前一覧書き込んだスレッド一覧
MACオタ>235 さん
MACオタ
MACオタ>334 さん
MACオタ>873 さん
MACオタ>887 さん
MACオタ>団子 さん
MACオタ@補足
MACオタ>210 さん
MACオタ>219 さん
MACオタ>240 さん

その他2個すべて表示する
【AMD】Phenom 9xx0/8xx0 Part33【K10】
AMDの次世代CPUについて語ろう 第22世代
CPUアーキテクチャについて語れ 11
【Flash】SSD Part19【SLC/MLC】

書き込みレス一覧

【AMD】Phenom 9xx0/8xx0 Part33【K10】
237 :MACオタ>235 さん[sage]:2008/08/17(日) 00:32:53 ID:Zsenu7UF
>>235
ここの理論熱効率の式でも理解して、ゆとり脳がわずかでも向上して欲しいモノす。
ちなみに温度Tわ絶対温度であることに注意。
http://ja.wikipedia.org/wiki/%E3%82%AB%E3%83%AB%E3%83%8E%E3%83%BC%E3%82%B5%E3%82%A4%E3%82%AF%E3%83%AB
AMDの次世代CPUについて語ろう 第22世代
867 :MACオタ[sage]:2008/08/17(日) 06:47:09 ID:Zsenu7UF
そう言えばアム虫の一部わNvidiaが危機的状況にあるのを喜んでいるみたいすけど、
AMDのサーバーロードマップを見る限り、最低2009年一杯わNvidiaのチップセット
ビジネスに生き残ってもらわないとエラいことになるす。
http://news.cnet.com/8301-13579_3-9938372-37.html
CPUアーキテクチャについて語れ 11
179 :MACオタ[sage]:2008/08/17(日) 09:45:30 ID:Zsenu7UF
東京天文台の牧野教授が、このリリースにいたく感銘を受けたらしく、『スーパーコンピューティングの
将来』を更新しているす。
eASIC社のリリース: http://www.easic.com/index.php?p=releasdetail&IdReleas=187
http://grape.mtk.nao.ac.jp/~makino/articles/future_sc/note066.html
  -----------------------
  フルカスタムのチップに比べると、面積効率では 5-8倍程度悪いことになります。消費電力への
  インパクトが同じ程度だと結構大変ですが、そこがそれほど大きくなければ初期コストの違いの
  ほうが開発プロジェクトにははるかに重要です。例えば GRAPE-6 程度に完全に専用化した
  プロセッサを開発することも現実的な話になるわけです。机上の計算では GRAPE-6 チップに
  比べると 10-15倍程度の回路規模になるので、動作クロックが5倍とすれば性能は 50-70倍で、
  1.5-2 Tflops 程度です。消費電力は GPU のように 300W とかいうことはないわけですから、
  かなり競争力があるものになります。
  -----------------------
この手の製品やファウンダリ企業の技術革新で、アーキテクチャ勝負のファブレス企業が現れて
来るのわ楽しみなことだと思われるす。
【Flash】SSD Part19【SLC/MLC】
341 :MACオタ>334 さん[sage]:2008/08/17(日) 09:55:16 ID:Zsenu7UF
>>334
  ------------------
  8KBとか16KBの小さなマイコンファームウェア1つで他と差別化できるんだから
  ------------------
前スレの報告を見ると、そうでもなさそうす。
http://pc11.2ch.net/test/read.cgi/jisaku/1217710289/707-919
  ==================
  707 名前:Socket774 投稿日:2008/08/12(火) 19:55:22 ID:sLFCy8gJ
    >>704
    CrystalDiskInfoでファームウェアの欄にはどう表示される?
    旧型120GBだと「02.10103」だった。
  708 名前:Socket774 投稿日:2008/08/12(火) 20:14:07 ID:W6Aua/j9
    >>707
    同じです。「02.10103」
  718 名前:Socket774 投稿日:2008/08/12(火) 21:54:52 ID:igQU5jH3
    >>708
    おいおい。OCZ CORE 128GB も「02.10103」だぞw
  919 名前:Socket774 投稿日:2008/08/14(木) 12:26:25 ID:pQzoWmFi
    >>917
    OCZと新スパタレでファームウェアVerが全く同一の「02.10103」だから
    たぶん実際にファームを作っているのはJMicronのような気がする。
  ==================


AMDの次世代CPUについて語ろう 第22世代
875 :MACオタ>873 さん[sage]:2008/08/17(日) 10:13:24 ID:Zsenu7UF
>>873
  -----------------
  単純命令なら1クロックで処理出来るものの複雑な命令はマイクロコードで数クロック掛かって
  処理しなければならない
  -----------------
どこで毒電波を受信したのかわ知らないすけど、K8も普通に複雑命令わマイクロコードで分解されるす。
http://journal.mycom.co.jp/special/2008/phenom01/010.html
  =================
  Photo15はPhenomのコアの概略図であるが、Fetch後のDecodeにDirectPathとVectorPathの2つが
  ある事が判る。DirectPathはハードワイヤードでデコード可能な簡単なx86命令を処理し、Vector
  Pathはマイクロコードを使ってデコードする複雑なx86命令を処理する。
  =================
AMDの次世代CPUについて語ろう 第22世代
883 :MACオタ[sage]:2008/08/17(日) 11:20:54 ID:Zsenu7UF
参考までにIntelとAMDの「命令結合」に関する用語を整理した表す。
http://images.anandtech.com/reviews/cpu/intel/core-vs-k8/micro-macro.png
これ見て理解してもらえるなら助かるすけど。。。
AMDの次世代CPUについて語ろう 第22世代
888 :MACオタ>887 さん[sage]:2008/08/17(日) 12:03:48 ID:Zsenu7UF
>>887
訂正が入っているようで安心したすけど、普通にハードワイアード実行のRISCプロセッサでも
パイプライン化されていないで実行に複数クロックかかる命令わ存在するす。
ちょうど同じサイトが解説しているように、Pentium 4も単純命令用の倍速ALUと複雑命令用の
低速ALUがあるす。
http://arstechnica.com/articles/paedia/cpu/p4andg4e2.ars/2
CPUアーキテクチャについて語れ 11
182 :MACオタ>団子 さん[sage]:2008/08/17(日) 12:07:47 ID:Zsenu7UF
>>181
  ---------------
  #いや、今更Cellは無いだろ。。。
  ---------------
相変わらず視野が狭いすね(笑)
LarrabeeもCELL/B.E.向けコードを参考にして、真面目にキャッシュ制御命令を駆使しないと
悲惨なスケーラビリティになるすよ。
CPUアーキテクチャについて語れ 11
184 :MACオタ>団子 さん[sage]:2008/08/17(日) 12:18:48 ID:Zsenu7UF
>>183
  --------------
  MFCによるDMA(笑)をどう参考にするの?
  --------------
設計段階でメモリブロックごとに、何をキャッシュに残し、何をストリーミングアクセスするか細かく
設定する手間わMFCプログラミングと変わらないす。
CPUアーキテクチャについて語れ 11
186 :MACオタ@補足[sage]:2008/08/17(日) 12:32:48 ID:Zsenu7UF
Larrabee論文の共著者でもあるPat Hanrahan教授の研究室がCELL/B.E.に関してどういう仕事を
しているか調べてみることをお勧めするす。

Sequoia。。。
CPUアーキテクチャについて語れ 11
189 :MACオタ>団子 さん[sage]:2008/08/17(日) 12:59:57 ID:Zsenu7UF
>>188
  -------------------
  あるいはLarrabeeはそのへんの制御を明示的に抑制できるんかな?
  -------------------
アドレスの属性を制御するのか?64-bitアドレシングを生かしてL2の一部を別のメモリ空間に
割り当てるのか。。。
  -------------------
  全然求められるスキルが違うな。
  -------------------
スキル=人力コンパイラとしか考えられないすか(笑)
CPUアーキテクチャについて語れ 11
191 :MACオタ>団子 さん[sage]:2008/08/17(日) 13:15:36 ID:Zsenu7UF
>>190
  ---------------
  命令間のレイテンシ隠蔽のための方策も全然違う。
  4Wayのマルチスレッドによりプログラム側から見たレイテンシを小さくしたのがLarrabee
  ---------------
4-wayマルチスレッドわロード・ストアの隠蔽だと思われるす。
ショートパイプラインが売り(多分クロックわ低め)すから、命令レイテンシわ隠蔽するまでもなく
小さいんじゃないすかね。
レジスタわ少なそうすから、後続命令への演算結果のフォワーディングがCell/B.E.より重要になるし。。。
CPUアーキテクチャについて語れ 11
196 :MACオタ>団子 さん[sage]:2008/08/17(日) 14:33:04 ID:Zsenu7UF
>>192
  ---------------------
  浮動小数演算のレイテンシがどんだけ大きいか考えたことないのね。
  ---------------------
まさか除算を愚直に行うコードでも書いているすか(笑)
仮にオリジナルのPentium Classicと同じだとするとパイプライン段数わ+2す。
ftp://download.intel.com/design/PentiumII/manuals/24281603.PDF (page 2-4参照)
CPUアーキテクチャについて語れ 11
197 :MACオタ@補足[sage]:2008/08/17(日) 14:38:42 ID:Zsenu7UF
>>192すけど、上の突っ込み以前の問題として
  -------------------
  が、見た目のレイテンシが1/4になるなら圧倒的に楽になる。
  -------------------
これ大間違いのような気がするすけど。アンコアのレイテンシわ隠蔽されてもパイプライン内の
レイテンシをMTで隠蔽するのわ無理でわ?

CPUアーキテクチャについて語れ 11
204 :MACオタ>団子 さん[sage]:2008/08/17(日) 16:23:15 ID:Zsenu7UF
>>198
  ----------------
  しかし4スレッドでインターリーブすれば、順番回ってきたときにはレイテンシ埋まってる。
  ----------------
それパイプライン化された命令限定す。
長レイテンシの命令を隠蔽するんじゃ無かったすか?加減算だけなら浮動小数点でもシングルサイクル
で終わるかと思うす。
>>199
  ----------------
  デスティネーションに指定したレジスタが後続の命令でソースとして再利用可能になる
  ----------------
レジスタのリード・ライトに関係無く、フォワーディングネットワーク経由で利用可能になると思われるす。
CPUアーキテクチャについて語れ 11
209 :MACオタ@補足[sage]:2008/08/17(日) 16:31:54 ID:Zsenu7UF
>>201
  --------------------
  この謎の発言の真相はこうかな
  --------------------
何を思いついて嬉しがっているのか良く分からないすけど、除算や平方根のようなFPの長レイテンシ
命令わ、内部で回帰計算を行う必要があるす。
特別にパイプライン化でもできない限り、MTで実効レイテンシが埋められるとも思えないすけど。。。
CPUアーキテクチャについて語れ 11
213 :MACオタ>団子 さん[sage]:2008/08/17(日) 16:46:04 ID:Zsenu7UF
>>207
  ------------------
  スループット1をレイテンシ1だと思ってますなwwwww
  ------------------
古いコアデザインが回帰しているということで、PowerPC G4あたりのマニュアルでもどうぞ。
FMAをやるから加算のみでも1を乗ずる分余計にサイクルがかかるだけで、シングルステージ
で加算を行うす。
http://www.freescale.com/files/32bit/doc/ref_manual/MPC7410UM.pdf (Figure 6-3参照)
ところで、これのソースがあるならお願いするす。
>>201
  ------------------
  あとClassic Pentiumまでは必ずしもパイプラインの1ステージ=1クロックではなかったな。
  ------------------
CPUアーキテクチャについて語れ 11
214 :MACオタ>210 さん[sage]:2008/08/17(日) 16:53:18 ID:Zsenu7UF
>>210
  -----------------
  ○除算や平方根のような低スループット命令は
  -----------------
ベクトルデータを対象とするなら、パイプライン版除算ライブラリわ存在するすけど。。。  
CPUアーキテクチャについて語れ 11
215 :MACオタ@補足[sage]:2008/08/17(日) 16:57:37 ID:Zsenu7UF
ソフトウェアパイプライン版除算の例す。
http://www.cs.ualberta.ca/~amaral/cascon/CDP05/slides/CDP05-enenkel.pdf
CPUアーキテクチャについて語れ 11
218 :MACオタ[sage]:2008/08/17(日) 17:16:04 ID:Zsenu7UF
>>216 さん
  ---------------------
  Pentiumは知らんのだが、80486のようにfully pipelinedでないものは、たとえばデコード
  ステージに複数クロックかかる場合もある
  ---------------------
論理回路と模式図を同一視するのわ間違いす。CISCわ、そもそも命令をシングルサイクルで
実行するという考えじゃ無いす。

>>217 団子 さん
Silverthorneわ十分ロングパイプラインに分類されるコアかと。
それからe600系が2GHzの製品が無いのわ、デスクトッププロセッサ市場から撤退したという
理由だけす。
CPUアーキテクチャについて語れ 11
220 :MACオタ>219 さん[sage]:2008/08/17(日) 17:29:32 ID:Zsenu7UF
>>219
正規化無しに後続の依存命令へ結果をフォワードすることわ可能だと思うす。
CPUアーキテクチャについて語れ 11
224 :MACオタ>団子 さん[sage]:2008/08/17(日) 17:46:51 ID:Zsenu7UF
>>223
  --------------------
  浮動小数命令をレイテンシ1でこなしてたアーキテクチャを示せよ。
  --------------------
勝手に誤解して逆切れされても困るす(笑)

ところで>>213でお願いした『1ステージ=1クロックではなかったな』のソースわ?
CPUアーキテクチャについて語れ 11
229 :MACオタ>団子 さん[sage]:2008/08/17(日) 18:07:36 ID:Zsenu7UF
>>226
段々と後付の言い訳が出てきたすね。検索してFP命令を持つDSPでも見つけた様すね(笑)
  ------------------
  プリフィクスバイト食わせると必ずストールするし(笑)
  ------------------
これも苦しすぎるのでわ。。。
CPUアーキテクチャについて語れ 11
236 :MACオタ>団子 さん[sage]:2008/08/17(日) 18:28:58 ID:Zsenu7UF
>>232
  ------------------
  どういう発想で、より高クロックのLarrabeeでFPの加減算がレイテンシ1で済む
  なんて妄想に至ったのか理解に苦しむな
  ------------------
誹謗も百回言えば信じてもらえて大勝利と(笑)
しかし将来引用されるのわ>>190-192な訳すけど。。。

もちろんLarrabeeのマイクロアーキテクチャがより明確になった段階で、的中している可能性もある
すから楽しみにすると良いかと思うす。
CPUアーキテクチャについて語れ 11
238 :MACオタ>団子 さん[sage]:2008/08/17(日) 18:36:43 ID:Zsenu7UF
>>237
  ----------------
  IA32で。。。
  ----------------
また言い訳追加。。。と(笑)

CPUアーキテクチャについて語れ 11
244 :MACオタ>240 さん[sage]:2008/08/17(日) 19:12:10 ID:Zsenu7UF
>>240
  -------------------
  レジスタファイルの読み出しポートが2つしかないので、二回にわけて読み出してた
  -------------------
特に不思議な話とも思わないすけど?
 1. 2ステージの動作と見做さなない理由わ?
 2. 現在、イシュー/ディスパッチからレジスタ読み出しに複数サイクルかかるアーキテクチャわ
   珍しくない http://www.research.ibm.com/journal/rd/516/le3.gif

  -------------------
  べつに間違っちゃいないけどね
  -------------------
それを団子さんに説明してあげて欲しいモノす。

CPUアーキテクチャについて語れ 11
246 :MACオタ>245 さん[sage]:2008/08/17(日) 19:16:27 ID:Zsenu7UF
>>245
GPU用途でわ深く考えなくてもTLPわ保障されているすから、適当にスレッドを振り当てても良い
かと思うす。
CPUアーキテクチャについて語れ 11
255 :MACオタ>254 さん[sage]:2008/08/17(日) 20:33:31 ID:Zsenu7UF
>>254
>>204わ、あなたが>>249で書いたことのメカニズムを説明している訳すけど。。。
  -----------------
  MACオタは、他人の発言を曲解して、それが間違っていると指摘するから困るんだよな。
  団子だって物理レジスタの話をしているわけではないだろう。
  -----------------
>>247。。。


※このページは、『2ちゃんねる』の書き込みを基に自動生成したものです。オリジナルはリンク先の2ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合はメールをしてください。対応します。