- AMDの次世代CPUについて語ろう 第22世代
876 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 10:23:14 ID:C0ppS6h9 - TLBエラッタのパッチ当てたらベンチマークでタイムが2倍【伸びた】CPUがあったけどアレなんだっけな
| - CPUアーキテクチャについて語れ 11
217 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 17:06:27 ID:C0ppS6h9 - >>213
それ、クロックレンジまでおもっきし回帰するんだが。
FP積和で4clkは流石だったがパイプライン段数を11段に増やした7450ですら
2GHzすら越えた実績がない。
Intelに限ればATOMでも単精度命令のレイテンシは3以上。
| - CPUアーキテクチャについて語れ 11
221 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 17:36:04 ID:C0ppS6h9 - レイテンシ1で？
どんなアーキテクチャだよ。
そもそもP5とP6パイプの段数の差の大部分はデコードやスケジューリングであって
Executeステージの深さは10年前から変わってない。
妄想甚だしい。
| - CPUアーキテクチャについて語れ 11
223 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 17:40:15 ID:C0ppS6h9 - 浮動小数命令をレイテンシ1でこなしてたアーキテクチャを示せよ。
低能マコの指摘するPentiumですらfaddで3。
「1サイクル」の意味をレイテンシのことだと勘違いしてたとしか思えんし
認めればこれ以上恥の上塗りにならねーぞ
| - CPUアーキテクチャについて語れ 11
225 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 17:49:10 ID:C0ppS6h9 - ああIEEE754非準拠ならいけるなんてのは論外な。
7450はvfaddもvfmaddもレイテンシ4。G5では8
| - CPUアーキテクチャについて語れ 11
226 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 17:52:46 ID:C0ppS6h9 - 日本語の「Intelアーキテクチャ最適化リファレンスマニュアル」にPen1～Pen3まで載ってるが。
プリフィクスバイト食わせると必ずストールするし(笑)
| - CPUアーキテクチャについて語れ 11
228 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 18:01:44 ID:C0ppS6h9 - 黙れ透明あぼーん
| - CPUアーキテクチャについて語れ 11
232 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 18:13:12 ID:C0ppS6h9 - ちなみにAMD次世代22の#408に貼ったia32_opt.pdfそのものなんだが、
どういう発想で、より高クロックのLarrabeeでFPの加減算がレイテンシ1で済む
なんて妄想に至ったのか理解に苦しむな
| - CPUアーキテクチャについて語れ 11
235 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 18:24:01 ID:C0ppS6h9 - つかP5のfadd/fsub/fmulはレイテンシっていうよりスループットクロックを含め消費クロックが3だ。
fxchで並列化・パイプライン化なんてテクニックはPProからだし。
1TFを叩き出すパイプラインの構造はPPro以降のそれからの逆輸入だろう。
P5に倣ってるのは非対称のパイプラインくらいだろ。
| - CPUアーキテクチャについて語れ 11
237 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 18:34:57 ID:C0ppS6h9 - お前の妄言そこら中に貼ってやるだろうな。まあ気にしないんだろうけど。
マコタみたいな恥がない奴って最強だな。
IA32でFP加減算・乗算を3クロック未満のレイテンシでこなせたものは
未だかつて「ない」。
| - CPUアーキテクチャについて語れ 11
239 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 18:42:23 ID:C0ppS6h9 - バカ丸出しだな
LarrabeeがIA以外の何だっての？
Pentiumの応用であることを根拠にFP演算は低レイテンシだと言ってみたり
そのPentiumが1クロックサイクルでFP演算をこなせないことを指摘したら話題そらしか。
厚顔無恥ってうらやましいよｗｗｗｗ
| - CPUアーキテクチャについて語れ 11
241 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 18:48:27 ID:C0ppS6h9 - まあいいよ
どのみち命令のレイテンシは短いに越したことはない
それはそれで、
単精度演算のレイテンシ6clkもかかるCell-SPUのコーディングテクが役に立たないことが示される
| - CPUアーキテクチャについて語れ 11
242 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 18:54:43 ID:C0ppS6h9 - 同じインオーダのAtomもHT使うことでかろうじて浮動小数演算の性能悪化を食い止めてるのが現実。
| - CPUアーキテクチャについて語れ 11
243 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 19:03:13 ID:C0ppS6h9 - レジスタ8本(x64で16本だが)でレイテンシ3かそれ以上の命令を
スケジューリングするのは何のハード支援もなしでは現実問題無理。
OoO・レジスタリネームを削除した代わりに用意された
命令インターリーブの手段がHTだ。
| - CPUアーキテクチャについて語れ 11
248 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 19:19:51 ID:C0ppS6h9 - >>245
SIMDレジスタが1スレッドで128本でもあるならそうしたいところだが、
ModRMを引きずる限り8本、REXつけて16本がいいところ。
まあ引きずると決まったわけではないが、それはそれで
レガシーSSEの延長でもVEXエンコーディングでもない命令セットをどこのOpcode空間に定義するのよって問題も。
| - CPUアーキテクチャについて語れ 11
250 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 19:35:43 ID:C0ppS6h9 - いやメモリ間オペレーションは代々x86の伝統だし。
デコーダを複雑にもできないはずなのでModRM+SIB+DISPによるメモリアクセスを踏襲する可能性大。
必然的にレジスタは各8本ないし16本。
マスクレジスタは別にあるのかもしれないけど。
| - CPUアーキテクチャについて語れ 11
252 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 19:48:01 ID:C0ppS6h9 - AVXで真の4オペランド使えてるんだが。メモリオペランドがソース限定なのもAVXの仕様。
VEXエンコーディングを使う可能性高いな。
ほかにOpcode余ってるのは64ビットでUD化された命令空間だけ。
| - CPUアーキテクチャについて語れ 11
253 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 20:06:14 ID:C0ppS6h9 - ああx64はXMMレジスタに引数を積むとかSSE2までの存在を前提に
ABIが定義されてるから、SSEのOpcodeを潰すという対応は無しね。
逆に言うとLarrabeeでも最低SSE2までは実行できると考えられ。
| - CPUアーキテクチャについて語れ 11
256 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 20:37:06 ID:C0ppS6h9 - ＞フォワーディングネットワーク
これ予約機構のことかね？
Intel用語ではActive Register FileといってP6アーキのレジスタリネーミング機構の特徴の一つです。
結局LarrabeeはP5じゃないって言いたいんだな。
| - CPUアーキテクチャについて語れ 11
260 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 20:49:03 ID:C0ppS6h9 - まあ確かに有るね。
実レジスタファイルへの書き込みまでのサイクルには言及した覚えはないので
どのみちFUCKヲタの一人相撲に違いない
| - CPUアーキテクチャについて語れ 11
262 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 21:29:24 ID:C0ppS6h9 - いやそもそもP5って何十もレジスタあったっけ？
つか#248966でいう何ページ目にかかれてることを論じてるの？
| - CPUアーキテクチャについて語れ 11
263 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 21:36:43 ID:C0ppS6h9 - ・Cellのスケーラビリティ
・PentiumはFP加減算1サイクル
流石に負けでいいよいろんな意味で彼は１等賞(笑)だろ
| - CPUアーキテクチャについて語れ 11
264 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 21:45:41 ID:C0ppS6h9 - >>204とかさ
addpsはレイテンシ3サイクルかかると言ってる傍で
「加減算は1サイクルで済むす(笑)」
日本語通じないバカって素敵。
結局彼はx86を知らない
| - CPUアーキテクチャについて語れ 11
266 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 22:20:55 ID:C0ppS6h9 - おい1サイクルの件、逃げずに見苦しく弁解しろよ。
・ROBはIntel専門用語
・AtomはSMTではない
一等賞大好きだな
何冠王になればいいんだよ負ッケオタ
| - Atomで自作 6枚目
749 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 22:23:10 ID:C0ppS6h9 - 高い産業用を個人で買うとか本末転倒な楽しみ方があるさ
| - CPUアーキテクチャについて語れ 11
269 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 22:39:48 ID:C0ppS6h9 - >>267
ModRMは1バイト見ただけでSIB・DISPの有無および長さを判別できるから
実はそれなりに合理的。
基本命令がx86なのに別のフォーマットを用意する方がかえってデコーダが複雑になる。
あと命令長を判別しやすいのってフロントエンドの負担軽減のためには大事だからね。
AVXのVEXプリフィクスはModRMまでの命令長が即特定できるから結果的にデコーダにも優しい。
| - CPUアーキテクチャについて語れ 11
270 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 22:58:17 ID:C0ppS6h9 - あ、要素単位で別々のアドレスにロード・ストアする命令については
かのレポートにSIMDレジスタの各要素値を使う的なことが書いてあるので、
ModRM+SIB+DISPの拡張は不要かと思われる。
従来IAと変えないといけないのはむしろLSUだ。
マスクストアってVMASKMOVPSの512ビット版なんじゃないかと思ったり。
| - AMDの次世代CPUについて語ろう 第22世代
895 ：,,・´∀｀・,,）っ[sage]：2008/08/17(日) 23:12:53 ID:C0ppS6h9 - なんというオカルトスレ
|
|