- 低消費電力自作PC Part 18【実測報告】
197 ：Socket774[sage]：2007/11/27(火) 01:37:24 ID:6qQ2NKq+ - 真似して X2 5000+(G1）でやろうとしたら 0.8Vでは安定しなかった。
x5.0 0.900V
x9.0 1.100V
x13.0 1.200V
でようやく安定。消費電力計る気も失せた。
|
- Core 2 Duoはやっぱりもっさりだった Part32
497 ：Socket774[sage]：2007/11/27(火) 12:05:54 ID:6qQ2NKq+ - ベンチマークの多くはCPU演算能力のみの評価であるためFSBの不利は表面に出てこない。
ゲームベンチよりはるかに良い結果をだすのがその証拠。
ゲームベンチでも単体測定でCPUとGPUのみ稼動の状況が多いからFSBの不利は出にくい。
今のFSBはプロトコルバス化しているためただでさえオーバヘッドが存在しているのに、
半二重通信という半端モン。超ロングのバースト転送だけ理論値を出せるというPCI的仕様。
ここにメモリアクセスどころかIO操作に加え、GPUやSouthがメモリを操作する度に、
CPUが抱える巨大なキャッシュ（Q9xxxで12MB)に対するバススヌープ情報が「毎度毎度」飛び交う。
腐れMCHアーキテクチャを含めて考えるとNorthに巨大なL3(or L4)キャッシュのせるのが良い解決方法だが、
消費電力的な問題からかXeon用Chipsetでは巨大なスヌープフィルタを抱えて「毎度」飛び交うのを抑制して
いるが、さすがに限界がきてCSに移行せざるを得なくなった。
>>487の指摘はまぁ、一理あるね。バカには理解できないみたいだけどｗｗ
|
- ところでVistaがスベった感がある件について★8
556 ：Socket774[sage]：2007/11/27(火) 12:13:03 ID:6qQ2NKq+ - 利便性を犠牲にした行き過ぎる制限（セキュリティ）は穴の元。
セキュリティホールの元凶。
|
- Core 2 Duoはやっぱりもっさりだった Part32
499 ：Socket774[sage]：2007/11/27(火) 12:43:26 ID:6qQ2NKq+ - >>498
NetBurstでFSBの問題が顕在化した時点で早々にCSI導入決定していればよかったのにね。
何を勘違いしたのかIntelはこんなんだして誤魔化してた。
インテルのフロントサイド・バス・アーキテクチャーの関する比較分析
http://www.sstc.co.jp/biz/report/FSB_Comp_White_Paper.pdf
2006年3月のモンだけど突っ込みどころ満載。結局CSIに舵を切った。
|
- Core 2 Duoはやっぱりもっさりだった Part32
502 ：Socket774[sage]：2007/11/27(火) 13:15:10 ID:6qQ2NKq+ - RAMBUSが持ってるのはメモリバスのシリアル化とメモリモジュール上のバッファ技術じゃない？
|
- Core 2 Duoはやっぱりもっさりだった Part32
513 ：Socket774[sage]：2007/11/27(火) 16:09:30 ID:6qQ2NKq+ - IntelのScottが白書内で書いているように、FSBもっさりを解決する手段は
1．CPU Cacheの巨大化
2．Intel IO Accelaration Technology の採用
3．スヌープ不ルターの採用
であって、3はXeon用Chipsetでしか採用されてないし
2はNICからIntel御謹製のやはりXeon用環境でしか使えないが、
1がなんと今までの1.5倍に膨れたし、なにより503のような連中は
OCでFSB2GHzくらいで動かすから E6300/6400や E4xxxと比べたら恐ろしくサクサクｗｗ
|
- 【AMD/ATI】HD3xxxシリーズ【RADEON】 Part9
651 ：Socket774[sage]：2007/11/27(火) 17:08:56 ID:6qQ2NKq+ - >>650
君にこれをプレゼントしよう つhttp://pc11.2ch.net/test/read.cgi/jisaku/1149584715/
|
- Core 2 Duoはやっぱりもっさりだった Part32
516 ：Socket774[sage]：2007/11/27(火) 20:15:30 ID:6qQ2NKq+ - >>515 >>497,>>503
ベンチマークで差が表現できてるなら、とっくに解決はしてるんだよね。
ただ、FSB1066では不足していたとは言えるのかもね。
|