- Core 2 Duoはやっぱりもっさりだった Part24
817 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:02:57 ID:8bSBxkLp - >>813
というかさDDRはPC4800(DDR600) 2.5-4-4-8 とか存在するしw
|
- Core 2 Duoはやっぱりもっさりだった Part24
821 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:10:10 ID:8bSBxkLp - DDR1 10÷3=3.3ns CL2のとき3.3x2=6.6
|
- Core 2 Duoはやっぱりもっさりだった Part24
823 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:13:06 ID:8bSBxkLp - 503君がAMD次世代スレでの争いを当スレに持ち込んできたっぽい
|
- Core 2 Duoはやっぱりもっさりだった Part24
825 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:14:31 ID:8bSBxkLp - >>822
DDR1はCL2.5がCL2で廻せたりするし・・・
|
- Core 2 Duoはやっぱりもっさりだった Part24
828 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:16:44 ID:8bSBxkLp - >>827
DDR600だしw
|
- Core 2 Duoはやっぱりもっさりだった Part24
830 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:17:31 ID:8bSBxkLp - >>824
45nmのは出さないって意味か?
|
- Core 2 Duoはやっぱりもっさりだった Part24
831 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:18:26 ID:8bSBxkLp - >>829
DDR2は高帯域幅のはCL下げるの難しいし・・・w
|
- Core 2 Duoはやっぱりもっさりだった Part24
834 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:19:30 ID:8bSBxkLp - >>832
2-2-2で廻しよるしw
|
- Core 2 Duoはやっぱりもっさりだった Part24
836 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:22:03 ID:8bSBxkLp - ほれ
http://www.google.co.jp/search?hl=ja&q=2-2-2+300MHz&btnG=Google+%E6%A4%9C%E7%B4%A2&lr=
DDR2は帯域を無理に稼いでるからレイテンシがどうしても厳しくなる。
|
- Core 2 Duoはやっぱりもっさりだった Part24
838 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:22:54 ID:8bSBxkLp - 理屈と現実は違うつーことで理解してくれ→503君
|
- Core 2 Duoはやっぱりもっさりだった Part24
842 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:28:41 ID:8bSBxkLp - >>841
今更帯域を減らしてどうするw
2chもっさりレイテンシ対決用?
|
- Core 2 Duoはやっぱりもっさりだった Part24
853 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:45:57 ID:8bSBxkLp - > まあ「録音は論破は不可能」だからこれ以上の議論は無駄。
ほれ 1.5-2-2-1 277MHz
ttp://angel.ap.teacup.com/applet/maiko/msgcate6/archive?b=10
|
- Core 2 Duoはやっぱりもっさりだった Part24
856 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:52:24 ID:8bSBxkLp - > 822 名前：ヽ｀∀´>っ-{}@{}@{}@ ◆7idzB6JMx. 投稿日：2007/09/10(月) 02:12:09 ID:KTTMsCuR
> http://review.ascii24.com/db/review/hard/motherboard/2005/02/14/print/654104.html
> 先生計算の仕方間違ってます。
> ここ参照
いやそこの計算こそおかしいし・・・なんで外部クロックで計算
実動133MHzのが266MHzで計算してどうする
|
- Core 2 Duoはやっぱりもっさりだった Part24
859 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 02:55:19 ID:8bSBxkLp - >>858
実際に廻るから出したのだが不味いか?
DDR1はDDR2と違って無理に帯域稼いでない分だけメモリレイテンシは詰め易いということを理解して頂きたいのだが・・・・
|
- Core 2 Duoはやっぱりもっさりだった Part24
862 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:00:11 ID:8bSBxkLp - >>860
それ実帯域に影響(転送速度)しメモリレイテンシ(メモリ反応速度)には殆ど影響しないっす
|
- Core 2 Duoはやっぱりもっさりだった Part24
863 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:01:43 ID:8bSBxkLp - > OC言い出したらDDR2もOC品だして特殊例としてのOC対決になる。
出せるものなら出してくれw
|
- Core 2 Duoはやっぱりもっさりだった Part24
865 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:03:13 ID:8bSBxkLp - 妄想と言われてもなぁ・・・・w
|
- Core 2 Duoはやっぱりもっさりだった Part24
868 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:07:29 ID:8bSBxkLp - 実メモリの実クロックは上がりませんが同時並行読み出ししますので転送速度は上がるんです方式→DDR2、DDR3
このどこにメモリレイテンシでメリットあるの?
同時並行のタイミングが難しくなるから反応速度は逆に上げ辛いだろ?
|
- Core 2 Duoはやっぱりもっさりだった Part24
870 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:16:14 ID:8bSBxkLp - >>869
実反応速度を理解できてない、単に転送速度に置き換わってしまってる。
|
- Core 2 Duoはやっぱりもっさりだった Part24
873 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:20:17 ID:8bSBxkLp - 大型バスだと乗り降りする時間が掛るからなぁ
そりゃ同時に飛び乗れ飛び降りろと言っても遅れる奴が出てくる訳で・・・
|
- Core 2 Duoはやっぱりもっさりだった Part24
880 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:28:12 ID:8bSBxkLp - >>872
それA君とB君を別に別に制御してる場合だけ、同期も取ってないし指令も複数だろ?
同時並行読み出しの理論とはかけ離れてる。
同時並行読み出しは指令は1つでA君の担当領域とB君の担当領域を分けてるだけ、そして両者の作業で遅い方の終わりを待つ必要がある。
同時並行だから時間あたりの作業量は確かに向上する(転送速度)が最小単位で複数の指令が出た場合、A君とB君のどちらかで遅れが生じるから結果的に反応は鈍くなる。
|
- Core 2 Duoはやっぱりもっさりだった Part24
881 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:31:30 ID:8bSBxkLp - >>879
> athlon 64 3500+ から C2D E6850 にしたら、もっさりしてしまうのでしょうか？
俺のAthlon64 3500+はC2Dよりもずっともっさりしてますよってことで良いかな?
|
- Core 2 Duoはやっぱりもっさりだった Part24
884 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:42:00 ID:8bSBxkLp - C2Dもっさり説は今のところ証明されてませんし有力な要因も見つかっていません、アム厨によるガセネタとの見方が有力です。
|
- Core 2 Duoはやっぱりもっさりだった Part24
890 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:46:14 ID:8bSBxkLp - >>885
なんか全然方向がちがってね?
>>873をに捕捉追加しておくぞ。
大型バスだと乗り降りする時間が掛るからなぁ
そりゃ同時に飛び乗れ飛び降りろと言っても遅れる奴が出てくる訳で・・・
遅れる奴を無視して扉を閉めることも出来ないから発進することも出来ないので設定値(扉を閉めるタイミング)を詰めるのは難しくなる。
|
- Core 2 Duoはやっぱりもっさりだった Part24
893 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 03:59:31 ID:8bSBxkLp - まぁそんなこつでDDR2メモリレイテンシ対決の場面にDDR1を266MHz動作で出してくる>258は野暮な野郎なんですってばw
|
- Core 2 Duoはやっぱりもっさりだった Part24
895 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 04:03:07 ID:8bSBxkLp - いやそれ無知の人がいう台詞だから、条件に書かれてなくても「DDR1は不味いよなぁ」ぐらいの配慮があっても良いと思うっス。
そしてDDR1なら実クロック200MHzまでに留めるべきっスw
|
- Core 2 Duoはやっぱりもっさりだった Part24
899 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 04:11:47 ID:8bSBxkLp - >>898
ランダムによる読み出しアドレスを予測する高度な仕組みがメモリであるなら教えてくれw
|
- Core 2 Duoはやっぱりもっさりだった Part24
902 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 04:18:04 ID:8bSBxkLp - >>896
DDR2-8500 実メモリクロック 276.5MHzはギャグっすよ。
FSBを上げれぬorメモリ設定値を構造的制約から詰めれぬ以上そうするしか無いっス。
まぁ、あれをギャグと読めぬ程度の無知なお方は最初から参加資格無いっスw
|
- Core 2 Duoはやっぱりもっさりだった Part24
903 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 04:19:27 ID:8bSBxkLp - 276.5MHz→266MHz
|
- Core 2 Duoはやっぱりもっさりだった Part24
906 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 04:23:47 ID:8bSBxkLp - >>905
その通りっすw
|
- Core 2 Duoはやっぱりもっさりだった Part24
909 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 04:33:04 ID:8bSBxkLp - >>907
503君、それのどこを斜め読みすればそんな結論が出るっスか?
|
- Core 2 Duoはやっぱりもっさりだった Part24
911 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 04:34:49 ID:8bSBxkLp - >>908
4bit揃ってからっすよね?
だから設定値が小さく出来ないっすよ、分ってますか?
|
- Core 2 Duoはやっぱりもっさりだった Part24
914 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 04:37:57 ID:8bSBxkLp - > そろう時間は一緒。
一緒だったら苦労しませんってばw
DDR2でCL1.5とかの石あるっすか?
|
- Core 2 Duoはやっぱりもっさりだった Part24
918 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 04:47:54 ID:8bSBxkLp - はーもう無理っスね、503君が理解出来るようになるには時間が必要なようっス。
実験するのが一番手っとり早いっスから少々ムダ銭いるっスけど高価なメモリ買ってやってみると良いっす。
理屈ではなく体感して覚えるっス。
|
- Core 2 Duoはやっぱりもっさりだった Part24
920 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 04:56:33 ID:8bSBxkLp - まぁ頭の良い人程錯覚(感違い)すると中々抜け出せないってことっス。
ふー疲れたけど終わってよかたっス。
|
- AMDの次世代CPUについて語ろう 第13世代
899 ：Socket774[sage]：2007/09/10(月) 05:41:04 ID:8bSBxkLp - > このページはランダムアクセスを前提として作られているので、レイテンシ
> 測定の際にも正しい結論と言える。
そのページは「同じコアクロックがあったとする」に反してるから間違いw
|
- AMDの次世代CPUについて語ろう 第13世代
900 ：Socket774[sage]：2007/09/10(月) 05:43:39 ID:8bSBxkLp - >>898
DDR1-400の実クロックは200MHz、しかしX2(939)等でレイテンシ最高と騒いでいる連中が出しくるSSの殆どが実クロック200MHzを大きく超える設定だったりする。
|
- Core 2 Duoはやっぱりもっさりだった Part24
923 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 05:45:35 ID:8bSBxkLp - あっちで回答済みっス。
|
- AMDの次世代CPUについて語ろう 第13世代
902 ：Socket774[sage]：2007/09/10(月) 05:54:35 ID:8bSBxkLp - あとFSBの影響も忘れないようにw
単純理解では実環境で戦力になりません。
|
- Core 2 Duoはやっぱりもっさりだった Part24
927 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 09:56:20 ID:8bSBxkLp - ありえねぇw
|
- Core 2 Duoはやっぱりもっさりだった Part24
930 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 10:22:57 ID:8bSBxkLp - > モエモリのレーテンシを、クピュの動作速度で割るのは、正しい考え方ですか？
> latency.exeのclkはモエモリの駆動クックルー基準ではないのですか？
> 御教諭ください。
無理です、貴方の文章には一般人が理解できない言葉が含まれてますので何を質問されているのかわかりません。
一般人が理解できない言葉
モエモリ
クピュ
クックルー基準
|
- Core 2 Duoはやっぱりもっさりだった Part24
932 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 10:57:45 ID:8bSBxkLp - 正しく書けよ
× インテルがシリアルバスにならない限りもっさりは終わらない
○ インテルがシリアルバスにならない限りアム厨によるC2Dもっさり風説攻撃は続く
|
- Core 2 Duoはやっぱりもっさりだった Part24
934 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 11:05:37 ID:8bSBxkLp - > いくら風説呼ばわりしても10msレベルのレスポンスの悪さがあるのは使えば明白な事だし
なんだ10ms程度の話なのかw、馬鹿らしい。
もっとも信用してねぇけどな。
|
- Core 2 Duoはやっぱりもっさりだった Part24
941 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 13:34:52 ID:8bSBxkLp - 935-939はバカというか自演レベルで嘘垂れ流しだなw
アホらしくて見てられない。
スヌープキャッシュまで出てきましたよ。(スヌープ以外に使い道ないものでどうせよと)
|
- Core 2 Duoはやっぱりもっさりだった Part24
943 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 13:43:00 ID:8bSBxkLp - すまん、バカ発言を理解しろと言われても拒絶してしまうw
|
- Core 2 Duoはやっぱりもっさりだった Part24
944 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 14:05:29 ID:8bSBxkLp - あはは、スヌープキャッシュの意味をググって恥ずかしくなって逃げやがったかw
|
- Core 2 Duoはやっぱりもっさりだった Part24
953 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 19:46:24 ID:8bSBxkLp - あのさ、ここで話題になってるのはE6850とかだろ、1ソケット、2コア、共有L2キャッシュ
ノースにスヌープフィルタあっても使われることねぇじゃんw、共有L2キャッシュで全てOK
4ソケット用で使用されるチップセットのスヌープフィルタの話を持ち出してなに騒いでるの?
お前らバカか
|
- Core 2 Duoはやっぱりもっさりだった Part24
959 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 21:04:31 ID:8bSBxkLp - >>957
E6850、E6750、E6600、E6400、E6300等々スヌープキャッシュを必要としません。
|
- Core 2 Duoはやっぱりもっさりだった Part24
961 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 21:11:57 ID:8bSBxkLp - スヌープキャッシュを必要としません＝スヌープによる劣化は発生しないアーキテクチャと読み替えて頂いて結構かとw
|
- Core 2 Duoはやっぱりもっさりだった Part24
963 ：●ﾃﾍ権田●[sage]：2007/09/10(月) 21:30:02 ID:8bSBxkLp - アム厨御用達の次世代CPUは凄い Barcelona万歳!
ttp://anandtech.com/cpuchipsets/showdoc.aspx?i=3092&p=3
俺イラネェw
|