- Intelの次世代CPUについて語ろう 28
364 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 00:26:08 ID:6E1sFwXl - 直接明示する資料はなかったと思うが、断言に値するヒントならいくらか出てる。
SSE4は1〜2バイトOpcode領域は3byte Opcode領域を使う。
2バイト領域は既にほぼ枯渇してるから。
そうすると、レジスタ間オペレーションでも5バイトだ。
4issueには16バイトのフェッチ帯域は既に狭い。
なのに、より命令長の新命令を50も追加する。
必然的にフェッチ幅は拡大せざるを得ない。
Super Shuffle Engineだったっけな。
複雑デコーダで複数μOPsに分解して処理してたのが
単純デコーダでデコードできるようになってる。
やっぱりフェッチ帯域の拡大の需要が出てくる。
逆にいうと、ここを改善しないと根本的な性能改善は無理。
AMDだって「SSEの性能向上ために32バイト化した」って明言してる。
Intelがヘマしてくれるという希望的観測をやりたい人じゃないなら
ここは確信を持つべきだね。
|
- Intelの次世代CPUについて語ろう 28
366 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 00:40:57 ID:6E1sFwXl - 根拠に基づく推論と言ってくれ
|
- Intelの次世代CPUについて語ろう 28
371 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 01:00:41 ID:6E1sFwXl - >>368
pshufb mm0, mm1を1クロックで実現するのは既にMeromで実現してるが
それは別の技術だと思いこみたいのですか？ｗ
Meromアーキだと
たとえば、XMMのシャッフル命令は、Meromは64ビット単位（上位QWと下位QWで並列動作）の
シャッフル2回、バイトローテート1回、論理和1回の複数μOPsからなるので、
デコードに複雑デコーダをを経由しないといけない。
SSSE3の水平加減算もこの効率の悪いシャッフル操作に依存した実装だから
デコーダがネックになる。フェッチ帯域がボトルネックの一つなのは前々からだが、
そのウェイトが相対的に大きくなかっただけ。
|
- AMDの次世代CPUについて語ろう 第9世代
877 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 01:04:51 ID:6E1sFwXl - SSE4使ってるのこれ？
こないだのIntelのプレゼン見る限りでも既存命令のブーストがかなり凄いよ。
|
- Intelの次世代CPUについて語ろう 28
374 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 01:09:35 ID:6E1sFwXl - >>373
逆に聞くが、この前言ってたVPERMの特許云々は回路規模の問題か？
|
- Intelの次世代CPUについて語ろう 28
378 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 01:20:16 ID:6E1sFwXl - >>377
「回路規模の問題」っていま自分で認めてたのになに支離滅裂なことを。
VPERMの特許が必要としたら、pshufbを実装したMeromの時点でそうなってるはずだ。
|
- Intelの次世代CPUについて語ろう 28
379 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 01:24:50 ID:6E1sFwXl - >>375
destのバイト要素のMSBが立ってれば0がセットされる性質を利用すれば
2回のpshufbとのいくつかのSIMD整数演算を組み合わせれば
それっぽい動きは出来る。
まあ、性能はアレだが。
|
- Intelの次世代CPUについて語ろう 28
383 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 01:53:45 ID:6E1sFwXl - 俺もWolfdaleの一番廉価な奴買うに留まりそうだ。
PS3はあと2、3台買いそうな勢いだが。
Cellクラスタの指令系統に必要な性能ってむしろGbE周りかな
|
- Intelの次世代CPUについて語ろう 28
386 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 02:40:15 ID:6E1sFwXl - Freescaleは知らないけど（てか本当に出るのか？）
P.A.semiのは970のISA互換じゃなかったっけ
Cellもそうだが。
|
- AMDの次世代CPUについて語ろう 第9世代
901 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 20:52:26 ID:6E1sFwXl - >>899
L1を倍増ってｗｗｗｗ
あんた頭悪いね。どこにそんなこと書いてるよ
|
- Intelの次世代CPUについて語ろう 28
396 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 21:00:02 ID:6E1sFwXl - たとえばさ
palignr xmm10, [rsi+rbx+0x12345678], 5
REX＋66hプレフィックス＋3バイトオペコード＋＋ ベース・オフセット＋4byteディプレースメント＋imm8
さて命令サイズいくつ？
これでSuper Shuffle Engineの性能生かせる？
フェッチ帯域が16バイトのままだと思いたがる方が、電波でしかない。
|
- AMDの次世代CPUについて語ろう 第9世代
906 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 21:59:40 ID:6E1sFwXl - オペトロンって坂村OSの新バージョンか？
|
- Intelの次世代CPUについて語ろう 28
401 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 22:22:45 ID:6E1sFwXl - なんでこの人SMTが悪名高いと思いこんでるのかな
頭悪いのかな
|
- Intelの次世代CPUについて語ろう 28
403 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 23:00:26 ID:6E1sFwXl - Meromではバイトシフトと64ビットシャッフルはポートが別個だから同時実行できる。
もし1個に統合されたとしたら、ものによってはMeromより性能が落ちることになるが
シャッフルユニットとバイトシフトユニットは別個にあるかもしれない。
palignrはシフトのほうだろうけど。
ちなみにPPC970は4issueパイプラインだが、フェッチ帯域は4byte×4の倍の、32byte。
その意味、4命令を取り込むのすら十分な幅がないMeromの16バイトっていろんな意味で異常。
消費電力を抑えるためにわざとリミッタ掛けたのかな？
|
- Intelの次世代CPUについて語ろう 28
408 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 23:43:11 ID:6E1sFwXl - はいはい妄想乙
|
- Intelの次世代CPUについて語ろう 28
410 ：・∀・）っ-○◎●[sage]：2007/04/19(木) 23:51:46 ID:6E1sFwXl - しかしoooはマジでヴァカだな
|