- CPUアーキテクチャについて語れ 6
823 ：MACオタ＞レトリック さん[sage]：2007/02/25(日) 00:07:54 ID:Y7sl0DIy - >>822
---------------------
「SMTを採用したのならOoOEの筈である。」
---------------------
むしろ「どの部分のことをOoOが無いと書いているのだろう？」という疑問があるす。
|
- CPUアーキテクチャについて語れ 6
827 ：MACオタ＞レトリック さん[sage]：2007/02/25(日) 00:17:20 ID:Y7sl0DIy - >>824
---------------
≒SMTで多少は効果が出る
---------------
原因がOoO云々に有るかどうかわ別として、この部分わ確定す。
http://news.com.com/2100-1006_3-6158739.html
===============
The performance is better, though, McCredie said, with the second thread showing about
40 percent the performance of the first in a core compared with 20 percent to 25 percent
for Power5+
===============
|
- CPUアーキテクチャについて語れ 6
829 ：MACオタ＞団子 さん[sage]：2007/02/25(日) 00:19:40 ID:Y7sl0DIy - >>826
命令キューを複数スレッドで共有するSMTでわ、ひとつのスレッドの命令がストールすると全部
止まるす。だからin-orderでマルチスレッドを実現する場合わPPEやNiagaraのように強制的に
一サイクルごとにコンテキストを切り替えるFGMT(Fine-grain multithreading)を使うす。
|
- CPUアーキテクチャについて語れ 6
830 ：MACオタ＞ooo さん[sage]：2007/02/25(日) 00:21:13 ID:Y7sl0DIy - >>828
>>819のリンク先を読んで、脳内妄想を訂正すべきかと思うす。
|
- CPUアーキテクチャについて語れ 6
833 ：MACオタ＞ooo さん[sage]：2007/02/25(日) 00:30:14 ID:Y7sl0DIy - >>832
これライターさんの解説に過ぎないすけど(笑)
------------------------
Tom Yager is chief technologist of the InfoWorld Test Center.
------------------------
英語記事わ全て専門家が書いているという白人崇拝の方すか？
|
- CPUアーキテクチャについて語れ 6
837 ：MACオタ[sage]：2007/02/25(日) 00:37:27 ID:Y7sl0DIy - symetric multithreadingが広く使われている（誤用されている？)のわ事実す。例えばIBMサイト内の
文書でも、
http://www-128.ibm.com/developerworks/library/l-powasm1.html
-----------------------
The POWER5 processor is the latest generation POWER processor, having both
dual-core and symmetric multithreading capabilities.
-----------------------
ただし、>>828のように区別が付かないのわ恥ずかしいかと思うす。
=======================
POWER6やPPEのSMTはサイマルテニアスの略ではないので、
=======================
|
- CPUアーキテクチャについて語れ 6
839 ：MACオタ＞団子 さん[sage]：2007/02/25(日) 00:42:14 ID:Y7sl0DIy - >>836
------------------
レジスタ・リネーム機構がない
------------------
流石にそれわ。。。権威ある参考文献とわ言わないすけど、一応参考までに。
http://ja.wikipedia.org/wiki/%E3%83%AC%E3%82%B8%E3%82%B9%E3%82%BF%E3%83%BB%E3%83%AA%E3%83%8D%E3%83%BC%E3%83%9F%E3%83%B3%E3%82%B0
|
- CPUアーキテクチャについて語れ 6
841 ：MACオタ＞レトリック さん[sage]：2007/02/25(日) 00:45:34 ID:Y7sl0DIy - >>838
「非対称スレッディング機能」って何だか考えてみれば判るかと思うす。
そもそもアーキテクチャの用語でそんなんあるすかね(笑)
|
- CPUアーキテクチャについて語れ 6
844 ：MACオタ＞団子 さん[sage]：2007/02/25(日) 00:49:34 ID:Y7sl0DIy - >>842
ハザードについて理解してるなら、せっかくマルチスレッドをサポートしても、GPR4やらGPR5やら
やたらに使用頻度の高いレジスタを取り合いしてわ、全く意味が無いことがわかるかと思うす。
|
- CPUアーキテクチャについて語れ 6
849 ：MACオタ＞845 さん[sage]：2007/02/25(日) 00:58:40 ID:Y7sl0DIy - >>845
POWER5わ２つのスレッドの実行レートを可変できることを特徴としているすけど。。。
|
- CPUアーキテクチャについて語れ 6
850 ：MACオタ＞団子 さん[sage]：2007/02/25(日) 01:00:32 ID:Y7sl0DIy - >>848
in-orderならそうすることになるす。PPE/PX、Niagara等すべてそうなっているかと。
|
- CPUアーキテクチャについて語れ 6
852 ：MACオタ＞レトリック さん[sage]：2007/02/25(日) 01:01:43 ID:Y7sl0DIy - >>847
"latest"わ、通常「最終」じゃなくて「最新」と翻訳するす。
|
- CPUアーキテクチャについて語れ 6
855 ：MACオタ＞846 さん[sage]：2007/02/25(日) 01:03:30 ID:Y7sl0DIy - >>846
-------------------
ASMPの実装っつーのはある
-------------------
普通、コプロのことでわ？
http://www.atmarkit.co.jp/icd/root/11/5785811.html
|
- CPUアーキテクチャについて語れ 6
857 ：MACオタ＞854 さん[sage]：2007/02/25(日) 01:07:45 ID:Y7sl0DIy - >>854
その通りす。ただしPOWER4系の実装わ、OoOロジックをケチるために命令単位の順序管理
じゃなくて、命令をまとめた"Group"という単位で管理されていたりするす。
|
- CPUアーキテクチャについて語れ 6
858 ：MACオタ＞856 さん[sage]：2007/02/25(日) 01:09:39 ID:Y7sl0DIy - >>856
------------------
ほとんどOOO実行を意味するし
------------------
それ本当すか？普通OoOの命令キュー内でわ、コンテキストの差わ無いと思うすけど。。。
ちなみにPOWER5の場合、命令のフェッチレートを制御して優先順位を変えているす。
|
- CPUアーキテクチャについて語れ 6
862 ：MACオタ＞861 さん[sage]：2007/02/25(日) 01:21:58 ID:Y7sl0DIy - >>861
--------------------
2命令以上をまとめて管理して、ロジックの簡素化をはかるのは珍しくない
--------------------
一応、新技術だったMicroOps Fusionの立場が無いかと。
それわそれとして、x86の場合RISCコア内部レベルでわin-order completionの保証わ有るすかね？
CISCレベルで管理しているのでわ？
|
- CPUアーキテクチャについて語れ 6
870 ：MACオタ＞865 さん[sage]：2007/02/25(日) 01:28:26 ID:Y7sl0DIy - >>865
馬鹿にするのもご自由すけど、話を判りやすくするためにissue queue (x86の場合reorder buffer)
から取り除くことができるのをcompletionなりretireなりとしておくというので良いすか？
|
- CPUアーキテクチャについて語れ 6
884 ：MACオタ[sage]：2007/02/25(日) 02:30:24 ID:Y7sl0DIy - POWER6のOoOの話をもう少し調べてみたす。
・POWER5のダイ写真: http://www.research.ibm.com/journal/rd/494/sinha2.jpg
・POWER6のレイアウト: http://pc.watch.impress.co.jp/docs/2007/0215/isscc04_6.gif
明らかに判るのわ，POWER5コアでかなりの面積を占めていたISU (instruction sequence unit)
がPOWER6にわ無い(もしくわ非常に小さい)ことす。ISUわissue queueやGCT (group completion
table)を含むOoOE関係のリソースが集まっていた筈すから，OoOE機能が大幅に削減されて
いるのわ確かだと思われるす。
|
- CPUアーキテクチャについて語れ 6
887 ：MACオタ＞885 さん[sage]：2007/02/25(日) 02:40:24 ID:Y7sl0DIy - >>885
---------------------
インオーダーでもsimultaneous MTは出来るぞ。。。
---------------------
IBM Journal of R&DのCell論文でJim Kahleもそういう言い回しをしているすけど、それ
FGMTとどう違うのか教えて欲しいす。できれば>>819のリンク先の文書の5ページの図を
例にとって。
|
- CPUアーキテクチャについて語れ 6
895 ：MACオタ＞890 さん[sage]：2007/02/25(日) 03:09:19 ID:Y7sl0DIy - >>890
自己解決したす。例えばFPUとIUの2本のパイプラインがある2-issueのコアがあるとして、
命令キューの並びが、
上 整数命令(thread1)
↓ 浮動小数点命令(thread2)
下 整数命令(thread1)
のようになっていれば、同じサイクルで別スレッドの命令が各々の演算パイプラインにで
実行されるす。
|
- CPUアーキテクチャについて語れ 6
897 ：MACオタ＞レトリック さん[sage]：2007/02/25(日) 03:15:08 ID:Y7sl0DIy - >>894
--------------------
なんでりっそくが変換できないんだ
--------------------
驚くべきことに一般用語じゃなかったらしいす(笑)
http://www.rikei.info/main/archive/000019.php
|
- 【Clovertown】自作でXEONだ！其の拾七【Tulsa】
49 ：MACオタ＞48 さん[sage]：2007/02/25(日) 22:26:45 ID:Y7sl0DIy - >>48
転向者わ、最悪のアンチになるという好例かと思うす。
http://www.theinquirer.net/default.aspx?article=15167
http://www.theinquirer.net/default.aspx?article=15189
http://www.theinquirer.net/default.aspx?article=15214
|
- 【Clovertown】自作でXEONだ！其の拾七【Tulsa】
51 ：MACオタ＞50 さん[sage]：2007/02/25(日) 23:41:28 ID:Y7sl0DIy - >>50
リンク先の記事を読めば判るす。当時良質の技術解説記事として好評を博していたすよ。
|