- CPUアーキテクチャについて語れ 6
845 ：Socket774[sage]：2007/02/25(日) 00:53:32 ID:REdXiPDI - ＞＞symetric multithreading
これは各スレッドが論理的に対称っていう当たり前のことを
言ってるだけだろ
サイマルテニアスとかファインゲインっていうのは
スレッドへの物理的なロジックの配分の話で
|
- CPUアーキテクチャについて語れ 6
846 ：Socket774[sage]：2007/02/25(日) 00:56:10 ID:REdXiPDI - >>841
＞＞そもそもアーキテクチャの用語でそんなんあるすかね(笑)
あるかないかはわからんが、SMPに対してASMPってのがあって
ASMPの実装っつーのはある
|
- CPUアーキテクチャについて語れ 6
854 ：Socket774[sage]：2007/02/25(日) 01:03:08 ID:REdXiPDI - ＞＞ちなみにPOWER4系プロセッサわ，昔からdispatchより前段階とcompletionわin-orderす。
ちょっと古めのスレへのレスなんだけど、これって当たり前のことでは?
少なくともcompletion(他だとretireとか呼ばれる最終ステージ)は
in-orderだろ
OOO実行でも、最終ステージはin-orderじゃないと順序の整合性を
保障できないし
おれ、何か勘違いしてる?
|
- CPUアーキテクチャについて語れ 6
856 ：Socket774[sage]：2007/02/25(日) 01:06:21 ID:REdXiPDI - >>849
実行レートが可変ってのは、プロセッサ側に立つと
ほとんどOOO実行を意味するし、OS側から見ると、
>>853のいうよなワークロードの制御のことだと思う
|
- CPUアーキテクチャについて語れ 6
859 ：Socket774[sage]：2007/02/25(日) 01:09:44 ID:REdXiPDI - >>855
いや、同じプロセッサを2ソケット搭載して
片方はI/Oのみっていうのがあった(はず
最近でも、ＩＢＭのメインフレームは、z9を除くと
I/O専用プロセッサを用意してる
|
- CPUアーキテクチャについて語れ 6
861 ：Socket774[sage]：2007/02/25(日) 01:17:25 ID:REdXiPDI - >>858
おれの書き方が悪かった
OOO実行コアなら、命令フェチレートをスレッド毎に可変にさせても
実行ロジックの状況によって、演算器が多く割り当てられるスレッドと
そうでないスレッドが出る(もちろんフェチレートとは異なった比で)
のではないんじゃないかと
＞＞ほとんどOOO実行を意味するし
とにかく、↑は無視してください
>>857
＞＞命令をまとめた"Group"という単位で管理されていたりするす。
opteronも内部ではgroup単位だ
CoreMAのMicroFusionとか、グループ単位の制御みたいに
2命令以上をまとめて管理して、ロジックの簡素化をはかるのは
珍しくない
|
- CPUアーキテクチャについて語れ 6
863 ：Socket774[sage]：2007/02/25(日) 01:23:32 ID:REdXiPDI - 話を戻して、OOO実行をやめてもSMTで性能が出るのか?
っていうのが、普通の人の疑問なんだよな
ALU0をスレッド1、ALU1をスレッド2のように演算器配分を固定しても
効率は改善されることは改善されるし、niagara2はそいういう実装
なんだけど、ありえなさそうな気がする
|
- CPUアーキテクチャについて語れ 6
867 ：Socket774[sage]：2007/02/25(日) 01:25:55 ID:REdXiPDI - >>862
uopsレベルで、rretireは処理してるだろ
じゃなければ、最終ステージでまたx86命令っていう粒度に
戻さないといけないわけで無駄あり杉
|