- Athlon64 ｵ待ﾀｾ∩(ﾟ∀ﾟ)65n AMD雑談スレ373都市
652 ：Socket774[sage]：2007/01/29(月) 03:41:00 ID:G2YBVzQx - High-kなのはいいけどLow-kの方はどうなのかが気になる。
モジュラー構造を目指すAMDにはLow-kの方が重要度が高い気もする。
High-kは性能面なら歪Siでカバーできるかもしれんし。
理想はCTIによって45nmプロセス途中でもHigh-kとメタルゲートを導入することだけどね。
|
- Athlon64 ｵ待ﾀｾ∩(ﾟ∀ﾟ)65n AMD雑談スレ373都市
655 ：Socket774[sage]：2007/01/29(月) 04:19:39 ID:G2YBVzQx - >>654
メタルゲートの導入だけでもトランジスタの性能はあがるという報告もあるよ。
何故High-kを導入するのかっていうと、リーク電流の対策ももちろんあるけど性能を上げるためというのが大きい。
出来ることならゲート絶縁膜は微細化に伴い薄くし続けたいとこだけど、加工が難しくなってきているのに加えてリーク電流も一気に増大するから薄くし続けるのは無理。
そこでHigh-kを導入することによってEOTを減らして性能を上げつつも、物理的な厚みは確保することによってリーク電流の削減ができる。
ちなみに昔に比べてHigh-kの導入が遅れてるのは、歪みSiのおかげでトレードオフなしに性能を上げることができるようになったから。
おかげでEOTを減らす必要性も減少した。もちろん材料の研究が間に合わなかったってのは大きいけど。
EOTってのはEffective Oxide Thicknessの略で、SiO2換算した膜厚のことね。
Low-kに言及したのは、モジュラー構造だと配線長が増えそうな気がしたから。
|
- Athlon64 ｵ待ﾀｾ∩(ﾟ∀ﾟ)65n AMD雑談スレ373都市
701 ：Socket774[sage]：2007/01/29(月) 12:10:14 ID:G2YBVzQx - >>656
メタルゲートに関してはこんな記事が
http://journal.mycom.co.jp/news/2003/06/12/25.html
モジュラー構造に関してはより確かに下部配線層ではあまり影響が出ない気がする。
でもポーラス構造の層間膜は10層中の第6層まで使われるらしいので多少の助けにはなると思う。
|
- Athlon64 ｵ待ﾀｾ∩(ﾟ∀ﾟ)65n AMD雑談スレ373都市
702 ：Socket774[sage]：2007/01/29(月) 12:29:59 ID:G2YBVzQx - >>685に関する日本語記事が来てました。
やっぱちゃんと研究してたんですね。
IBM、「ムーアの法則」延命する新技術開発
http://www.itmedia.co.jp/news/articles/0701/29/news018.html
|
- Intelの次世代CPUについて語ろう 27
106 ：Socket774[sage]：2007/01/29(月) 12:42:49 ID:G2YBVzQx - デモされた45nmのチップは2GHz程度だったらしいが。
3GHzで動くチップもすでに採れてるのかな。
|
- インテルの衰退とAMDの繁栄 Part42
563 ：Socket774[sage]：2007/01/29(月) 20:56:48 ID:G2YBVzQx - Intelには物があってIBM側は発表だけ？
チップレベルの話とトランジスタレベルの話を混同してしまう人なんでしょうか？？
|
- Intelの次世代CPUについて語ろう 27
116 ：Socket774[sage]：2007/01/29(月) 23:12:50 ID:G2YBVzQx - トランジスタ単体ならIBMで6nm、NECが5nmだった気がする。
でも量産となるとレベルが違うわけですよ。
なんせ10億くらいのトランジスタが全部動作して貰わないと困るので。
あと回路パターンはまだ30nmくらいまでしか綺麗に作れないんじゃないかなあ。
|