トップページ > 自作PC > 2007年01月27日 > eU7W84nT

書き込み時間帯一覧

時間01234567891011121314151617181920212223Total
書き込み数02200000000122000000131014



使用した名前一覧書き込んだスレッド一覧
・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 AMDの次世代CPUについて語ろう 第8世代
Superπベンチスレ 18回目のループ
インテルの衰退とAMDの繁栄 Part42
【コンロ】INTEL Core 2 Duo/Quad Part61【ケンツ】
【ホワイトカラー】暴言スレ179【エグゼンプション】

書き込みレス一覧

AMDの次世代CPUについて語ろう 第8世代
387 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 01:36:12 ID:eU7W84nT
> 【漏れ】AMD次世代デスクトップ【出ているリーク】
まで読んだ
AMDの次世代CPUについて語ろう 第8世代
389 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 01:46:46 ID:eU7W84nT
とりあえずATIは汎用ベクトル演算プロセッサ出してくれ
整数演算で1000GOPS以上いけるやつ。
AMDの次世代CPUについて語ろう 第8世代
391 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 02:04:06 ID:eU7W84nT
それでも大原某よりは品があると思ってるがな俺は
いずれにせよ、シェーダを「プログラマブルな汎用ベクトルコアとして」成功させるには
MSなりIntelなりがISAをサポートしないと駄目じゃないかな

まあCQ出版社の組み込み系向け雑誌買ってるような香具師(俺含む)のホビー用途に
成り下がるのもありか
インテルの衰退とAMDの繁栄 Part42
538 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 02:13:51 ID:eU7W84nT
Intelってなんかチップセット統合型ULV Core Soloのプロトタイプ公開してなかったっけ

【コンロ】INTEL Core 2 Duo/Quad Part61【ケンツ】
466 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 11:38:36 ID:eU7W84nT
            ,,ゞト、ノノィ,、                            \   ∩─ー、
          /       `ゝ                            \/ ● 、_ `ヽ
         /  ノノ'`'`'`'`ヽミ                             / \( ●  ● |つ
         .|  Y   \ / }i                           |   X_入__ノ   ミ
         |  /    / ヽ ミ                            、 (_/   ノ
         .!(6リ     (__) ノ                            \___ノ゙
          リノト、 '/エェェェヺ                             / 丶' ⌒ヽ:::
          り| ヽ  lーrー、/                             / ヽ    / /:::
           ノノ  ヽニニソ            Θ / \           / /へ ヘ/ /:::
       ,...-'"::::|:|    /'::::::::::::::ヽ、    Θ//\//Θ         / \ ヾミ  /|:::
    ,...-'":::::::::::::::|.| v /':::::::::::::::::::::::::::_____//\//Θ          (__/| \___ノ/:::
【コンロ】INTEL Core 2 Duo/Quad Part61【ケンツ】
468 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 12:28:11 ID:eU7W84nT
Nehalem/Giloからじゃねーの。
トレースキャッシュとHTTはワンセットな技術と認識してる。

従来(逐次命令フェッチ・デコード)型アーキでSMTを実現するには
2スレッド分のフロントエンドが必要になる。
ただでさえデコーダの負担の大きいx86でこれ以上デコーダ増やすなんて狂気でしかない。
トレースキャッシュ型アーキだと片スレッドがトレースキャッシュにヒットしてる間は
デコーダを動かさずに済むので、タイミングをずらしてデコードすればいい。
そうするとデコーダは増やさなくて済む。


【ホワイトカラー】暴言スレ179【エグゼンプション】
495 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 12:40:17 ID:eU7W84nT
頭脳労働者の最底辺だしどうでもいい
とかいいつつ自サイトにバナー貼ってたり
【コンロ】INTEL Core 2 Duo/Quad Part61【ケンツ】
471 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 13:30:22 ID:eU7W84nT
40%ってどうせ浮動小数限定だから。
現行Core2の弱点ってフェッチ帯域だからYorkで改善してくる可能性もあるし
TCさえ導入すればどうにでもなる。
【コンロ】INTEL Core 2 Duo/Quad Part61【ケンツ】
476 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 13:57:19 ID:eU7W84nT
K8L Rev.Hのデュアルコア版は4コア版の2コアを無効にしたもので
2コア専用のダイはしばらくは作らないという情報があったような

まあ、1枚だけでKentsfield(Conroe×2ダイ)に匹敵するくらいの巨大ダイだから
歩留まりは良くないんだろうな。
【コンロ】INTEL Core 2 Duo/Quad Part61【ケンツ】
501 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 20:30:45 ID:eU7W84nT
Conroeと比較してみるとロジック部とL2キャッシュの面積比に大きな差はない
むしろロジック部分のトランジスタ数が増えてるように見える。

http://www.bit-tech.net/content_images/intel_core_2_duo_processors/die-large.jpg

AMDの次世代CPUについて語ろう 第8世代
417 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 21:10:53 ID:eU7W84nT
Transmeta Efficeonがメーカーノートに載ったのってMuramasaだけだよな
(AMD Efficeonとしての実績は知らん)

ポシャってULV Pentium MになってからFFベンチの実行パフォーマンスが大幅に改善された
AMDの次世代CPUについて語ろう 第8世代
420 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 21:15:48 ID:eU7W84nT
シュリンクによる消費電力低下をチャラにするほどK8Lの拡張は膨大なのか

まあ、大して落ちてないという解釈もあるが。
AMDの次世代CPUについて語ろう 第8世代
423 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 21:29:26 ID:eU7W84nT
逆にさTDPの基準甘くね?
フルロードしたら余裕はちきれそう
Superπベンチスレ 18回目のループ
285 :・∀・)っ-○◎●創聖のダンゴリオン ◆DanGorION6 [sage]:2007/01/27(土) 22:12:13 ID:eU7W84nT
>>284
SuperPIはソース公開されてない筈。
英語版はバイナリハック。


※このページは、『2ちゃんねる』の書き込みを基に自動生成したものです。オリジナルはリンク先の2ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合はメールをしてください。対応します。