トップページ
>
電気・電子
>
2019年09月09日
>
RVm0HVpy
書き込み順位＆時間帯一覧
12 位
/122 ID中
時間
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
Total
書き込み数
2
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
3
使用した名前一覧
書き込んだスレッド一覧
774ワット発電中さん
購入したものを披露するスレ
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #27
書き込みレス一覧
購入したものを披露するスレ
26 ：
774ワット発電中さん
[sage]：2019/09/09(月) 00:28:28.80 ID:RVm0HVpy
>>20>>15>>16
なので、どんなものでもいいので貼ってくれると助かります。
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #27
440 ：
774ワット発電中さん
[sage]：2019/09/09(月) 00:37:25.46 ID:RVm0HVpy
ボタンを押している間だけカウンタがenableになってクロック信号でどんどんカウントされていく回路を作ってSignal Tapで波形を見たいのですが、自分が見たいのはボタンを押した瞬間のものなのですが、負理論で取得されるボタン信号のインバースに立ち上がりトリガを設定してるのにデータ取得を実行するとボタンを押してない間に取得がすべて完了してしまいます。
どうすればボタンを押したときから取得できますか？
https://i.imgur.com/C86Zx2F.png
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #27
441 ：
774ワット発電中さん
[sage]：2019/09/09(月) 02:09:59.48 ID:RVm0HVpy
すみません、解決しました。
※このページは、
『２ちゃんねる』
の書き込みを基に自動生成したものです。オリジナルはリンク先の２ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合は
メール
をしてください。対応します。