トップページ > 電気・電子 > 2017年09月14日 > +K37cn0h

書き込み順位&時間帯一覧

9 位/114 ID中時間01234567891011121314151617181920212223Total
書き込み数0000110010000000000000003



使用した名前一覧書き込んだスレッド一覧
774ワット発電中さん
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #24 [無断転載禁止]©2ch.net

書き込みレス一覧

【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #24 [無断転載禁止]©2ch.net
718 :774ワット発電中さん[]:2017/09/14(木) 04:39:40.69 ID:+K37cn0h
adaがひどすぎるのでCが生まれる切っ掛けになったという意味では影響にはちがいない。
ではあるが、影響っていう言葉は一寸使い方が違う気がする。影響の正しい使い方として
文字通りに影響を受けたのはVHDLだろう。

hello.adb

with Ada.Text_IO; --文字列の入出力のために必要なライブラリ
use Ada.Text_IO; --Putを直接呼べる
procedure Hello is --プロシージャ。名前はファイル名と一致させる。ただし大文字開始
begin --Helloプロシージャ開始
Put("Hello, world!"); --文字列出力
end Hello; --Helloプロシージャ終了
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #24 [無断転載禁止]©2ch.net
719 :774ワット発電中さん[]:2017/09/14(木) 05:14:19.90 ID:+K37cn0h
>>714
開発は不思議なものでどんなに綺麗なベースを作っても、グダグダにする人が現れてそれを引き継いでグダグダにする。
言語もそれに似ている。
AHDLは非常にきれいな言語だが完成したものの9割はグダグダだ。Cも非常に綺麗な言語だが完成したものの8割は
グダグダだ。
大局的見地からすれば諦めるということが最も賢明な選択だろう。
アーティストといわれる人は道で拾ったガラクタを組み合わせて美しいアートを作り上げる。VHDLでも美しく作ることが
できないことはない。
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #24 [無断転載禁止]©2ch.net
722 :774ワット発電中さん[]:2017/09/14(木) 08:40:56.47 ID:+K37cn0h
>721
時代は常に孕んでいる。adaができるにはその原因はずっと以前からある。そして伝統は
否応なしに受け継がれる。窮屈でも不自由でも諦めて使う以外にない。


※このページは、『2ちゃんねる』の書き込みを基に自動生成したものです。オリジナルはリンク先の2ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合はメールをしてください。対応します。