トップページ
>
電気・電子
>
2014年06月14日
>
+HXlp1C+
書き込み順位＆時間帯一覧
11 位
/133 ID中
時間
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
Total
書き込み数
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
3
使用した名前一覧
書き込んだスレッド一覧
774ワット発電中さん
【Verilog】 記述言語で論理設計Project13 【VHDL】
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #20
書き込みレス一覧
【Verilog】 記述言語で論理設計Project13 【VHDL】
162 ：
774ワット発電中さん
[sage]：2014/06/14(土) 18:14:01.00 ID:+HXlp1C+
endの後にセミコロンが来ないのはC言語風なんだな。
そう考えるとずいぶん中途半端なんだな。
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #20
663 ：
774ワット発電中さん
[sage]：2014/06/14(土) 20:08:28.56 ID:+HXlp1C+
>>648
オーディオに使う人たちがいるみたいだね。
違いがあるとは思えんけど…
【Verilog】 記述言語で論理設計Project13 【VHDL】
166 ：
774ワット発電中さん
[sage]：2014/06/14(土) 22:59:45.94 ID:+HXlp1C+
わしは++が実装されなかったのが残念。SystemVerilogでもブロッキング文だけだし。
※このページは、
『２ちゃんねる』
の書き込みを基に自動生成したものです。オリジナルはリンク先の２ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合は
メール
をしてください。対応します。