トップページ
>
電気・電子
>
2012年09月25日
>
naUs4mWK
書き込み順位＆時間帯一覧
6 位
/96 ID中
時間
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
Total
書き込み数
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
2
0
0
0
3
使用した名前一覧
書き込んだスレッド一覧
774ワット発電中さん
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 17
書き込みレス一覧
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 17
509 ：
774ワット発電中さん
[sage]：2012/09/25(火) 18:58:38.44 ID:naUs4mWK
PLLって言ったって、構成要素でロジックって位相比較器だけじゃないの。
あんなとんでも無い非同期回路をFPGAに入れるの？
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 17
515 ：
774ワット発電中さん
[sage]：2012/09/25(火) 20:17:42.57 ID:naUs4mWK
DDSならサインテーブルと、全加算器とラッチとセレクターで出来るな。
ひと通り同期式回路の基礎を勉強できる。
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 17
517 ：
774ワット発電中さん
[sage]：2012/09/25(火) 20:47:49.94 ID:naUs4mWK
デバイス内部のブロック図だけで十分じゃね？
※このページは、
『２ちゃんねる』
の書き込みを基に自動生成したものです。オリジナルはリンク先の２ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合は
メール
をしてください。対応します。