トップページ > ちくり裏事情 > 2018年02月22日 > gLNdPISv0

書き込み順位&時間帯一覧

29 位/304 ID中時間01234567891011121314151617181920212223Total
書き込み数0000000101000000000000002



使用した名前一覧書き込んだスレッド一覧
ななし
名無しさん
ルネサスエレクトロニクスの裏事情97

書き込みレス一覧

ルネサスエレクトロニクスの裏事情97
504 :ななし[]:2018/02/22(木) 07:29:19.69 ID:gLNdPISv0
悔しいノォ、悔しいノォ
ルネサスエレクトロニクスの裏事情97
520 :名無しさん[]:2018/02/22(木) 09:09:16.19 ID:gLNdPISv0
288 名前:HD643774 :2018/02/09(金) 05:47:29.48 ID:u8qo1eRE0
arismusenことコテハン謹製の

>誰にでもかんたんにできる、UARTそうじゅしんをおこなうVHDL >http://arismusen.com...A/comm_txrx_Rev0.zip

はとんだ欠陥品だね。こんな品質でルネサスでも開発やってたのかよ。
こいつの欠陥設計を見抜けなかったルネサスの間抜けどもも大概だけどな。
有坂憲行が論理回路設計ド素人だということはよく判った。

以下、comm_rx.vhd より

100>if (flag_time_cnt_max_inc = '0') then
101> if (flag_time_cnt_max = '1') then
102>  if (state = "1010") then
103>   time_cnt <= time_cnt + '1';
104>  else
105>   time_cnt <= (others => '0');
106>  end if;
107> else
108>  time_cnt <= time_cnt + '1';
109> end if;
110>end if;

で、flag_time_cnt_max_inc = '1'の時は何が起きるのだろう?

実際は何も起きないのだけど、そうすると現状を保持するためのラッチや
フリップフロップが生成されなければならないのは、論理設計知ってる人
には常識。VerilogじゃなくVHDLなんでこういう記述になるとはいえ、
こいつのコードには他にもこういう条件抜け多数あり。まともな論理設計者なら
表の条件だけでなく「裏」の条件まで網羅してコードを書くはず。

VerilogできますVHDLできますドヤァ!だけでは意味ないのだよ。


※このページは、『2ちゃんねる』の書き込みを基に自動生成したものです。オリジナルはリンク先の2ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合はメールをしてください。対応します。