- 民○党類ですが儚いと書いてシーグリペンと読みます
243 ：名無し三等兵 (ﾜｯﾁｮｲ 6eda-s5Rz)[sage]：2020/01/16(木) 21:06:42.53 ID:3ZQdBk0c0 - AMD Ryzen Mobile 4000: Measuring Renoir’s Die Size
https://www.anandtech.com/show/15381/amd-ryzen-mobile-4000-measuring-renoirs-die-size
AMDのAPUであるRenoirのダイサイズです。
AMD Zen 2 Chiplet 75.75mm^2 TSMC7nm 8C
Intel Ice Lake 122.52mm^2 Intel 10nm 4C 64EU
Intel Tiger Lake 146.10mm^2 Intel10nm+ 4C 96EU
AMD Picasso 209.78mm^2 GF12m 4C 11CU
AMD Renoir APU 149.22mm^2 TSMC7nm 8C 8CU
かなりコンパクトに収まっています。
Tiger Lakeとほぼ同じサイズで、コストがかなり高いとされているIntel 10nmよりは安く製造できるでしょう。
ただこれでもPicasoよりは大分高く7nmの逼迫もあり、ローエンドは引き続きPicasoに任せることになるはずです。
|
- 民○党類ですが儚いと書いてシーグリペンと読みます
261 ：名無し三等兵 (ﾜｯﾁｮｲ 6eda-s5Rz)[sage]：2020/01/16(木) 21:18:47.04 ID:3ZQdBk0c0 - >>166
L2からL1Iの命令フェッチは良く分からないところがあるのですが、L1Iからデコードに渡される帯域は半分になりますね。
32B/cから16B/cになるはずです。
L2からもIPキューが二つあるように書いてありますし、そこの帯域だけ太くても意味無いので同じではないでしょうか。
Iフェッチはキューが埋まるまでフルスピードで動き続けるので、ここを半分殺せるのは消費電力的には大きいはずです。
|
- 民○党類ですが儚いと書いてシーグリペンと読みます
362 ：名無し三等兵 (ﾜｯﾁｮｲ 6eda-s5Rz)[sage]：2020/01/16(木) 22:06:11.25 ID:3ZQdBk0c0 - >>292
基本的には使いきれないです。
ポートこそ10ありますが機能別ですし、全部のポートが埋まることなどめったにありません。
Intelの開発スタンスとして漏斗型が好きだというのがあります。
フロントエンドを太くバックエンドをそれより細くする形ですね。
Core系でもまずはフロントエンド強化、次にバックエンド強化という形が多いです。
漏斗型のメリットとしては効率の上昇があり、逆にデメリットとして詰まりやすくなります。
余談ですが、AMDはフロントエンドとバックエンドのバランスを取るタイプの企業です。
その為最適化を施さなくても一定の速度が出る傾向があります。
これは互換プロセッサ企業というところが大きいと思います。
フロントエンド内でもフル機能デコーダーを4並列にするなど徹底してます。
|